疊對量測是在半導體製造的多層內連線結構中，量測各層圖形重疊精確程度的量測步驟。疊對精度是評估曝光機對準精度最重要的指標，直接影響元件的電氣特性與良率。
現代半導體元件具有數十層到超過100層的多層內連線結構。若各層圖形未依設計精確重疊，就會發生導線短路或斷線，元件無法正常運作。疊對量測以奈米為單位量測這類層間偏移（疊對誤差），扮演保證製程品質的角色。
疊對量測設備主要採用光學式量測方式。以光學方式觀察預先形成於晶圓上的疊對標記（對準標記），量測前一步驟形成的標記與目前步驟形成之標記的相對位置。標記的設計有 bar-in-bar 型、box-in-box 型等，依量測精度與製程適用性選擇。
量測方式有影像式（image-based）與散射量測（scatterometry）2種主流。影像式是取得疊對標記影像，透過影像處理算出位置偏移的方式，直觀易懂，長期以來廣泛使用。另一方面，散射量測是分析繞射光波長分布圖樣來量測疊對的方式，可縮小標記尺寸，進行更高精度的量測。
疊對量測一般在曝光步驟後實施。在曝光機轉印圖形後立即量測，並將結果回饋至下一批（lot）的曝光條件。藉由此回饋控制，持續改善曝光機的對準精度，實現穩定的生產。此外，有時也會在蝕刻或成膜步驟後量測，以評估製程引起的晶圓變形。
先進半導體製造要求極為嚴格的疊對精度。在3nm製程節點以下，疊對容許值有時在1nm以下，量測精度也要求達到0.1nm（3σ）等級。為實現這種超高精度，曝光機端需要先進的對準技術、晶圓載台的精密控制、光學系統的像差修正等。量測設備端，提升量測重複性、最佳化標記設計、抑制環境振動等也是重要課題。
藉由量測晶圓全面的疊對分布並分析其趨勢，可將曝光機的修正參數最佳化。一般是將晶圓分成多個曝光區（field），在各區內的多個點量測疊對。從量測資料中分離出整片晶圓的平移、旋轉、倍率變化、非線性扭曲等成分，並分別對曝光機施加對應的修正。藉由這種先進的回饋控制，可將製程變動的影響降到最低。
隨著 EUV 曝光的導入，疊對量測的重要性進一步提高。與傳統 DUV 曝光相比，EUV 曝光雖可減少曝光步驟數，但每1個步驟的疊對容許值更加嚴格。此外，也必須考量光罩製造誤差與光罩熱變形的影響，因此更高精度的量測與回饋不可或缺。
機器學習與 AI 技術的應用也在推進。傳統的疊對修正以透過數學模型從量測資料算出修正參數的手法為主流，但近年透過使用機器學習的預測模型，已能進行更有效的修正。此外，異常圖形的自動偵測、量測點的最佳配置也運用了 AI 技術。
今後的技術方向包括線上量測的高速化與量測點數的增加。需要在維持生產產能的同時，以更多量測點管理製程。此外，3D NAND 與堆疊元件中的層間疊對量測技術、非破壞的內部結構評估技術等也是重要的開發課題。疊對量測作為支撐半導體製造微縮的基礎技術，今後可望持續技術革新。