HKMG（High-k/Metal Gate）とは、高誘電率材料（High-k誘電体：主にHfO₂系）をゲート絶縁膜に用い、金属材料（Metal Gate：TiN・TaN系）をゲート電極に採用する組み合わせプロセス技術の総称です。2007年にIntelが45nmノードで世界で初めて量産導入し、従来のSiO₂/ポリシリコン構成に代わる業界標準として確立されました。ゲートリーク電流を3桁以上削減しながら電流駆動力を維持できる革命的な技術です。
HKMGが必要になった背景は、ムーアの法則に従ったゲート絶縁膜の極薄化の限界です。従来のSiO₂ゲート酸化膜を1.2nm以下に薄くするとトンネルリーク電流が急激に増加し、消費電力増大・信頼性低下・発熱という3重の問題が顕在化しました。また同時に発覚したポリシリコンゲートの「フェルミレベルピニング」問題（CMOSの閾値電圧が制御困難になる現象）も、メタルゲートへの移行を決定づけた理由です。HfO₂（比誘電率k≈22）は同じEOTをSiO₂の約6倍の物理膜厚で実現でき、リーク電流を劇的に抑制します。
製造フローはGate-First（ゲート先）とGate-Last（RMG：リプレースメントメタルゲート）の2方式があります。Gate-Firstは従来のプロセス順通りにHigh-k/Metal Gateを先に形成しますが、後続の高温アニール（ソース・ドレイン活性化）でメタルゲートの仕事関数がシフトするリスクがあります。Gate-Lastは先にダミーポリシリコンゲートを形成してソース・ドレインを処理した後、ポリシリコンを除去してHigh-k/Metal Gateを埋め込む方式です。TSMCはGate-Last（RMG）を採用し、Intelは当初Gate-Firstを採用後にGate-Lastへ移行しました。現在の先端ロジックはほぼ全てRMG方式です。
FinFETからGAA（Gate-All-Around）へのトランジスタ構造進化に伴い、HKMGの技術難易度は著しく上昇しています。GAAナノシートでは、スタックされたナノシート間の狭いギャップ（約5〜8nm）にHigh-k誘電体とメタルゲートをALDで均一に充填する必要があり、ゲートフィル（gate fill）技術が歩留まりの鍵を握ります。さらに各ナノシートのNFET・PFETに異なる仕事関数メタルを適用するダイポールドーピング技術も導入されています。
HKMGに関連する主要装置はALD成膜装置が中心で、ASM International（High-k/Metal Gate向けで高シェア）・Applied Materials（Olympia ALD）・Lam Research・東京エレクトロン（TEL）が主要サプライヤーです。材料面ではMerck（旧EMD材料）・Entegrisが前駆体（HfCl₄・TDMAH・TiCl₄等）を供給します。ゲートスタックの膜厚・界面品質評価にはKLA・BrukerのXRR/XPS装置が活用されています。
