ムーアの法則（Moore's Law）とは、1965年にIntel共同創業者ゴードン・ムーアが提唱した経験則で、「半導体チップのトランジスタ数は約2年ごとに2倍になる」という観察です。この法則は約50年間にわたって半導体産業の技術ロードマップの指針となり、1トランジスタ当たりのコストを指数関数的に低下させました。Intel 4004（1971年・2300トランジスタ）からNVIDIA B200（2025年・2080億トランジスタ）まで、約1800万倍のトランジスタ密度向上を達成しています。
ムーアの法則の「終焉」が議論される理由は、シリコンの物理限界にあります。トランジスタのゲート長が5nm・3nm・2nmと縮小するにつれ、量子トンネリングによるリーク電流増大・原子数個レベルのドーパント揺らぎ・クーロン閉塞効果など量子効果が顕著になります。また消費電力密度（W/mm²）が急増し、クロック周波数のスケーリング（デナード則）は2005年頃に既に破綻しています。このため業界は「ムーアの法則の代替」として3D積層・チップレット・新材料・新デバイス構造を模索しています。
ムーアの法則を維持してきた主要技術革新の歴史：プレーナーMOSFET（〜90nm）→ひずみシリコン（90〜45nm）→ High-k/メタルゲート（45nm〜）→FinFET（22nm〜）→マルチパターニング（10nm〜）→EUV露光（7nm〜）→GAA/ナノシート（2nm〜）。各技術革新がスケーリングの壁を乗り越え、実効的なトランジスタ密度向上を継続させてきました。
「More than Moore（ムーアの法則を超える）」というアプローチが台頭しています。2.5D/3D先進パッケージング（CoWoS・チップレット）でダイを積層することで、シリコン面積当たりの機能密度をプロセス微細化なしに高める方向性です。またシリコンフォトニクス・化合物半導体（GaN・SiC）・2D材料（MoS₂など）を組み合わせたヘテロジニアス集積も研究されています。
投資家・アナリストにとってムーアの法則は設備投資サイクル予測の基準です。2年ごとの世代交代（ノードシュリンク）が装置・材料の買い替えサイクルを生み、半導体産業の設備投資は年間1000億ドルを超える規模に達しています。「ムーアの法則が続く限り」装置需要は継続成長しますが、微細化の限界によりGAAやBSPDNのような構造革新が必要になるほど、1ウェハ当たりの製造工程数・使用装置数が増え、装置市場の単価上昇につながっています。