再配線層（RDL：Redistribution Layer）は、チップ上のI/Oパッド（ボンディングパッド）の位置や間隔を、より広いピッチや異なる配置に「再配線」するための薄膜金属配線層です。シリコンウェハ上にポリイミドやPBO（ポリベンゾオキサゾール）などの低誘電率有機絶縁膜とCuスパッタリング+めっきで形成した配線層を1〜数層重ねた構造です。
RDLが不可欠な理由は、先端ロジックチップのI/Oピッチ（数十μm）とプリント基板やパッケージ基板のピッチ（数百μm〜mm）の大きな差（ファンアウト問題）を解消するためです。RDLによりI/Oを再配置することで、小さなチップでも広いパッドエリアを確保でき、基板との接続信頼性を高めます。これがFan-Out WLP（FOWLP）・eWLB・InFOなどのファンアウトパッケージの核心技術です。
RDL形成プロセスには、ウェハレベル（WLP：Wafer Level Package）で行う方法とパネルレベルで行う方法があります。TSMCのInFO（Integrated Fan-Out）では、チップをモールドで埋め込んだ後にウェハプロセスと同様の精度でRDLを形成することで、従来のワイヤボンディングパッケージを超える電気性能と薄型化を実現しています。AppleのA-seriesチップはInFOパッケージを採用しています。
先端パッケージにおけるRDLの進化として、L/S（ライン/スペース）が2μm以下の「ファインピッチRDL」が求められています。これはシリコンウェハ上のFEOL（前工程）に近い精度が必要で、専用の露光装置（i-line〜DUVスキャナー）・Cu電解メッキ装置・CMP平坦化装置が使われます。さらに「ブリッジ技術」（EMIB：Intel、Si-Bridge：TSMC）ではシリコン上のRDLをチップレット間の局所配線に使います。
RDL関連の主要サプライヤーとして、RDL形成装置（東京エレクトロン、Lam Research、ASMLの露光装置）、銅めっき（Enthone、MacDermid Alpha）、絶縁膜材料（住友ベークライト、HD Microsystems）、検査（KLA、Onto Innovation）が重要です。RDL技術のファインピッチ化がAdvanced Packaging全体の性能向上を左右しています。