結論：ポリッシュドウェハとエピタキシャルウェハの違いは？
ポリッシュドウェハは単結晶インゴットを切って研磨しただけのウェハで、表層にはCOP（結晶起因ピット）などインゴット由来の欠陥がそのまま残ります。エピタキシャルウェハはその上に単結晶シリコン層を数μm〜数十μm成長させたもので、表層が新たに作られるためCOPが無く、基板と表層で不純物濃度・導電型を独立に設計できます。その代わりエピ成長の分だけ高価になります。
比較表
| 観点 | ポリッシュドウェハ | エピタキシャルウェハ |
|---|---|---|
| 表層の作られ方 | インゴットをスライスして研磨した面 | 基板上に気相成長させた新しい単結晶層 |
| COP（結晶起因欠陥） | 結晶由来のCOPが表層に存在する | エピ層には無い（下地のCOPを覆い隠す） |
| 濃度プロファイル | インゴットの濃度がそのまま（軸方向に変化） | 基板と表層で独立に設計可能（p+基板／p-エピ等） |
| 酸素濃度 | CZ由来の格子間酸素を含みゲッタリングに有利 | エピ層はほぼ酸素を含まない（基板側で補う） |
| ゲート酸化膜耐圧（GOI） | COPの影響を受けやすい | 良好 |
| コスト | 安価（基準となる標準品） | エピ成長工程の分だけ高価 |
| 主な用途 | 汎用ロジック・メモリ・一般用途 | 先端CMOS・パワーデバイス・イメージセンサ・SiCデバイス |
| 中間の選択肢 | アニールウェハ（表層のCOPを熱処理で消滅） | ― |
パワー半導体でエピウェハが必須になる理由
縦型パワーMOSFETやIGBTでは、耐圧はドリフト層の厚みと不純物濃度で決まります。低抵抗の基板の上に、狙った濃度・厚みの高抵抗層を精密に成長させられるエピタキシャルウェハは、この構造をそのまま実現する手段です。逆に言えば、エピ層の膜厚均一性と抵抗率均一性のばらつきが、そのままデバイスの耐圧とオン抵抗のばらつきになります。SiCデバイスでは、基板のベーサル面転位をエピ成長段階で低減する役割も担います。
アニールウェハという第三の選択肢
表層のCOPさえ消せればよく、濃度設計の自由度は不要という用途では、水素またはアルゴン雰囲気で1,200℃前後の熱処理を施したアニールウェハが選ばれてきました。原子の拡散・再配列によって表層のボイドが埋まり、エピ成長より安価に無欠陥層が得られるためです。DRAMなどメモリ用途で広く使われましたが、無欠陥結晶（パーフェクトクリスタル）の量産技術が確立したことで位置づけは変化しています。
選定は「何を買っているか」で考える
ポリッシュドウェハを選ぶことは、インゴットの品質をそのまま受け入れることを意味します。エピウェハを選ぶことは、表層の結晶品質と濃度プロファイルを追加コストで買うことです。判断材料は、ゲート絶縁膜の耐圧要求、必要な濃度プロファイル、ゲッタリング能力をどこで確保するか、そして製品の価格帯です。同じ設計でもウェハ種を変えれば歩留まりとコストの両方が動くため、デバイスメーカーとウェハメーカーが仕様を詰める領域になっています。