COP（Crystal Originated Particle／Pit：結晶起因欠陥）とは、CZ法で育てたシリコン結晶中に生じる、サイズ数十〜200nm程度の八面体状の空孔集合体（ボイド）です。結晶成長中に過剰な空孔（原子が抜けた欠陥）が凝集して形成され、ウェハ表面に現れるとくぼみ（ピット）として観察されます。洗浄後のパーティクル検査で「粒子」としてカウントされることから、この紛らわしい名前が付いています。
COPが問題になる最大の理由は、ゲート絶縁膜の耐圧（GOI：Gate Oxide Integrity）を低下させることです。ゲート酸化膜の直下にCOPがあると、その部分だけ実効的な膜厚が薄くなったり電界が集中したりして、初期不良や信頼性不良の原因になります。ゲート絶縁膜が数nmまで薄くなった世代では、数十nmのボイドでも致命的です。
COPの発生は、結晶成長時の「引き上げ速度V／固液界面の温度勾配G」の比で決まります。V/Gが大きい（速く引き上げる）と空孔が過剰になりCOPが、小さいと格子間シリコンが過剰になって転位クラスタが発生します。この両者が発生しない狭い条件帯を狙って成長させたウェハは「無欠陥結晶（Perfect Silicon、パーフェクトクリスタル）」と呼ばれ、プレミアム仕様として扱われます。
COPを消す方法は主に3つあります。①V/G制御による無欠陥結晶の育成、②水素またはアルゴン雰囲気での高温アニール（表面付近のボイドを閉塞させる＝アニールウェハ）、③エピタキシャル層の成長（COPをエピ層で埋めて表面を無欠陥にする＝エピウェハ）。①はウェハ全体の品質を上げますが成長速度が犠牲になり、②③はコストが上乗せされます。
評価には、SC-1洗浄を繰り返してCOPを顕在化させてからパーティクルカウンターで数える手法や、レーザー散乱式の表面検査装置、赤外散乱トモグラフィが使われます。デバイスメーカーが求めるGOI水準に対して、どの方式でCOPを抑えたウェハを使うかは、ウェハコストとデバイス歩留まりのトレードオフとして判断されます。
