銅ピラーバンプ（Cu Pillar Bump）は、フリップチップ実装に使われる電気的接続構造の一種で、チップ上のパッド上に電解Cuめっきで柱状（ピラー）の銅を形成し、その上にはんだ（SnAg）をキャップした構造です。従来のC4はんだバンプ（全体がはんだ合金）に比べ、Cuピラーは機械的剛性が高く、ファインピッチ化・高電流密度化・低インダクタンス化が可能です。
Cuピラーバンプのメリットは、①ピッチ微細化：はんだのブリッジングリスクなく40μm以下のピッチを実現（C4は150μm程度が限界）、②電気特性：Cuの低抵抗・低インダクタンスで高速信号伝送に有利、③電流密度：電気マイグレーション耐性がSnAg単体より高い、④高さの精度：Cuピラー高さ均一性がはんだのみより優れる、という点です。
Cuピラーバンプ形成プロセスは、①TiCuシード層スパッタリング→②厚膜フォトレジストパターニング（ピラー型の開口）→③Cuの電解めっき（ピラー部）→④SnAgの電解めっき（キャップ部）→⑤レジスト剥離→⑥シード層エッチング→⑦リフロー（はんだをボール形状に）というシーケンスです。めっき均一性（ウェハ内・ウェハ間）の制御が最終接合信頼性を左右します。
Cuピラーバンプはチップレット実装・HBM積層・CoWoS（Chip on Wafer on Substrate）で広く使われています。HBM積層ではDRAMダイとロジックダイ間をCuピラー+マイクロバンプ（数十μmピッチ）で接続します。さらなる微細化（10μm以下ピッチ）の限界に近づくにつれ、はんだフリーのCuハイブリッドボンディングへの移行が加速しています。
Cuピラーバンプの検査・計測は、X線CT（内部構造・ボイド検査）、SEM-EDX（断面分析）、赤外線サーモグラフィ（接合部抵抗検査）で行われます。接合信頼性試験（温度サイクル試験、電気マイグレーション試験）のデータ蓄積と標準化も業界課題となっています。
