最大的差異在於「電源從晶圓的哪一側供應」。傳統的正面供電方式中，訊號導線與電源導線要在電晶體上方堆疊的多層內連線中爭奪同樣的導線層。電源從最上層的粗導線經過好幾層細導線才送達電晶體，因此電壓降（IR壓降）大，電源導線也壓縮了訊號導線的空間。背面供電則是將晶圓極薄化後，在背面製作電源導線，從背面直接連接到電晶體。由於能降低IR壓降，同時把正面讓給訊號導線，可以同時改善效能與單元密度；但多了晶圓接合、極薄化與背面加工，製造難度大幅提高。Intel在Intel 18A以PowerVia、TSMC在A16以Super Power Rail推動導入。
主要差異
| 比較面向 | 背面供電（BSPDN） | 正面供電（傳統方式） |
|---|---|---|
| 電源導線的位置 | 晶圓背面（電晶體下方） | 晶圓正面的多層內連線中（電晶體上方） |
| 與訊號導線的關係 | 正面可專供訊號使用，消除導線資源的爭奪 | 訊號與電源分享同樣的導線層 |
| 電壓降（IR壓降） | 到電晶體的路徑短且粗，因此較小 | 需經過好幾層細的下層導線，容易變大 |
| 標準單元面積 | 可拿掉單元內的電源軌，容易縮小 | 單元內必須保留電源軌的寬度 |
| 製造流程 | 正面完成後接合到載體晶圓，將原本的基板極薄化後形成背面導線 | 沿用傳統導線製程，不需追加製程 |
| 主要技術課題 | 接合後翹曲變形造成的疊對誤差、極薄化的均勻性、背面通孔的形成 | 導線電阻增加、導線層數增加、電源雜訊 |
| 散熱 | 矽基板幾乎不存在，必須重新設計散熱方式 | 可沿用從矽基板側散熱的傳統設計 |
| 故障分析 | 難以使用從背面觀測的傳統分析手法 | 可使用已建立的分析手法 |
| 採用狀況 | Intel 18A（PowerVia）、TSMC A16（Super Power Rail）等2nm世代以後的先進邏輯 | 幾乎所有現有的邏輯與記憶體 |
正面供電走到瓶頸的原因
傳統晶片在電晶體上方堆疊超過10層的導線層，越下層越細、越上層越粗。電源從外部進入最上層的粗導線，再穿過好幾層細導線與通孔才送達電晶體。隨著微縮使下層導線的截面積變小，電阻急遽增加，途中的電壓降也隨之變大。要抑制電壓降只能把電源導線加粗、加多，但這樣一來可供訊號導線通過的空間減少，標準單元也會因電源軌而變大。效能與密度只能犧牲其一，這正是正面供電的極限。
背面供電的製作方式
背面供電首先照常在正面製作電晶體與訊號導線。接著將晶圓翻面接合到載體晶圓上，以研磨、CMP與蝕刻把原本的矽基板削薄到電晶體正下方。從露出的背面形成微細通孔，再於其上堆疊粗的電源導線。如此形成正反兩面都有導線的結構，電源從背面以最短距離送達電晶體。接合與晶圓極薄化可說是把先進封裝與影像感測器所累積的技術，帶進前段製程核心的做法。
PowerVia與Super Power Rail的差異
依背面電源連接到電晶體的哪個位置，可分為不同方式。Intel的PowerVia是將背面通孔連接到電晶體旁的接觸層，已在Intel 18A導入量產。TSMC在A16導入的Super Power Rail則是將背面電源導線直接連接到電晶體的源極・汲極，路徑更短、面積效率更高，但加工難度也隨之提高。在研究階段，imec等機構也曾提出將電源軌埋入基板中的BPR（Buried Power Rail）搭配微細貫穿通孔的方式。各方式「將電源與訊號分離」的目的相同，差異在於連接點的深度與製造難度之間的取捨。
背面供電的課題
製造方面，晶圓在接合與極薄化過程中會翹曲變形，正面圖案與背面圖案的疊對容易偏移。要以奈米級精度讓背面通孔對準正面的目標位置，修正變形的曝光與量測技術不可或缺。設計方面，矽基板幾乎消失使散熱路徑改變，需要針對局部發熱採取對策。此外，過去是從基板背面觀測發光或發熱來尋找不良位置，但背面如今被導線覆蓋，故障分析手法也必須重新建立。這些都是沿用正面導線時不曾出現的新課題。
總結（哪一種會成為主流）
在成熟節點與記憶體上，追加製程的成本難以換得相應效益，因此正面供電今後仍是標準。另一方面，在電壓降與單元面積已成為效能限制的2nm世代以後高效能邏輯，尤其是消耗大電流的AI晶片，背面供電預料將逐漸成為標準架構。判斷的關鍵在於導線的極限是否已綁住效能。