小晶片（Chiplet）是指為負責特定功能（CPU、GPU、記憶體控制器、I-O等）而設計、製造的小型半導體晶粒。不是做成1顆大型單晶片，而是將依功能分割的多顆小晶片在封裝內連接，作為1顆處理器運作。由於每個小晶片都能以最適製程製造，在成本、良率與設計彈性上都較有利。
本文重點
小晶片＝依功能分割的小型晶粒，以最適製程節點個別製造後再整合
與單晶片SoC相比，可提升良率、降低成本並重複利用設計
AMD EPYC（Zen）分割為CCD與cIOD—結合台積電（TSMC）5nm＋格羅方德（GLOBALFOUNDRIES）14nm
Intel Meteor Lake以不同製程製造CPU tile、GPU tile、SOC tile，並以EMIB整合
透過UCIe（Universal Chiplet Interconnect Express），跨廠商的互連標準化正在推進
小晶片與SoC的差異
SoC（System on Chip）是將CPU、GPU、記憶體、I-O等整合在1片矽晶粒上的傳統設計。小晶片則是將這些依功能分割，作為各自獨立的晶粒製造，再於封裝內連接。SoC以同一製程製造所有功能，晶粒尺寸大、良率較低；小晶片則能讓各功能以最適製程製成小型晶粒，因此良率較高。
AMD的小晶片策略（EPYC・Ryzen）
超微（AMD）是小晶片的先驅。EPYC（Zen 3/4）分割為CCD（核心小晶片）與cIOD（I-O晶粒）。CCD以台積電（TSMC）5nm製造，cIOD則以格羅方德（GLOBALFOUNDRIES）14nm製造。藉由依功能選用對處理器而言成本效益最高的製程，在成本與效能上對英特爾（Intel）的單晶片設計展現出競爭力。
UCIe：小晶片互連的業界標準
UCIe（Universal Chiplet Interconnect Express）是2022年由英特爾（Intel）、安謀（ARM）、台積電（TSMC）、三星（Samsung）等主要企業制定的小晶片間標準介面規格。透過將實體層與協定標準化，讓不同廠商的小晶片能夠互相連接。目標是像PCIe一樣開放小晶片生態系，預期未來組合第三方小晶片的客製化處理器將會普及。