埋め込みワード線（BWL：Buried Word Line）は、DRAMのメモリセルアレイにおいて、ワード線（WL：Word Line）をシリコン基板内に埋め込んだ構造です。従来の「突出型ワード線」（ゲートがシリコン表面の上に形成）と異なり、トレンチ（溝）を掘ってその中にゲート絶縁膜とゲート電極を埋め込むことで、トランジスタのゲートがシリコン基板内に収まります。別名「埋め込みゲート（Buried Gate）」とも呼ばれます。
BWLを採用する主な理由は、DRAMセルの微細化に伴うトランジスタのリーク電流問題への対応です。ワード線ピッチが縮小すると、セルトランジスタのチャネル長が短くなり、オフ時のリーク電流（GIDL：Gate-Induced Drain Leakage）が増加してデータ保持時間（リフレッシュ間隔）が短くなります。BWL構造ではトレンチゲートが実効チャネル長を延長し、リーク電流を大幅に低減します。
BWLの製造プロセスでは、深いトレンチ（約200〜300nm深）のエッチング（DRIE：Deep Reactive Ion Etching）、ゲート絶縁膜（SiO2またはHigh-k）のコンフォーマル成膜（ALD）、ゲート電極材料（TiN、W）の埋め込み成膜（ALD+CVD）、CMP平坦化という複雑な工程が必要です。エッチングプロファイルの垂直性・ゲート絶縁膜の均一性・電極材料の完全埋め込みが歩留まりを左右します。
BWL技術は2010年前後の40nm級DRAMから量産に導入され、Samsung（BCAT：Buried Channel Array Transistor）、SK Hynix（iMR：inverted Metal gate with Recess）が独自の変形版を開発し、主要DRAMメーカーの標準構造となっています。Micronも同様の埋め込みゲート構造を採用しています。次世代DRAMでは、さらにワード線ピッチが縮小（10nm以下）し、EUV露光によるWLパターニングも始まっています。
BWLに関連する装置として、深トレンチエッチャー（Lam Research、Applied Materials）、コンフォーマルALD装置（ASM International、Applied Materials）、CMP装置（Applied Materials、Ebara）、および埋め込みゲート後のソース/ドレイン形成のためのイオン注入装置（Applied Materials、Axcelis）が重要です。
