自己整合ダブルパターニング（SADP：Self-Aligned Double Patterning）は、1回の露光で形成したコアパターンの側壁にスペーサー膜を堆積・エッチバックすることで、解像限界の2倍の密度のラインパターンを形成するマルチパターニング技術です。コアを除去してスペーサーだけを残す「スペーサーをマスクとして使う」アプローチにより、露光ではなく自己整合プロセスでピッチを半分にします。
SADPが重要なのは、DUV（ArF液浸）露光機の解像限界（ハーフピッチ約38nm）を超えるパターン形成を可能にするためです。10nm〜5nmノードの量産技術として、FinFETゲートピッチ・メタル配線・DRAMワード線・3D NANDの多くのレイヤーに適用されています。さらに微細化が進むと、SAQP（自己整合クアッドラプルパターニング）でピッチを1/4にする技術も使われます。
SADPプロセスでは、コア材料の堆積・リソグラフィ・エッチング、スペーサー材料（酸化シリコンなど）のALD成膜、異方性エッチバック（スペーサー形成）、コア除去という一連のステップが必要です。各ステップの寸法精度（CD均一性、スペーサー厚均一性）が最終パターン品質を決定するため、ALD装置・エッチング装置・計測装置（CD-SEM）の連携が不可欠です。
SADPの主なメリットはLILE（ライン-間隔）パターンの精密形成ですが、カット・チップパターンには別途リソグラフィ（カットマスク）が必要です。このためEUV露光機の普及後もSADPとEUVを組み合わせるハイブリッドパターニング戦略が主流となっています。TSMCのN3プロセスでは主要金属層にEUV+SADPを組み合わせています。
装置・材料の観点では、ASMLの液浸スキャナー（NXT:2100i等）、Lam Researchのエッチャー・ALD装置、Applied Materialsの成膜装置、KLAのCD-SEM・オーバーレイ計測装置がSADPプロセスを支えています。スペーサー材料の均一性要求（1σで0.1nm以下）は装置性能の限界に迫るレベルです。