Verdict結論
玻璃基板與矽中介層最大的差異在於「材料與可處理的尺寸」。矽中介層在CoWoS等已有實績，可實現1μm L/S以下的超微細RDL，但尺寸上限為300mm晶圓，矽原料成本與CMOS設備成本也較高。玻璃基板可用510×515mm級的大型面板處理，優勢在於低介電損耗、優異的平坦度與熱膨脹的可控性，但量產初期的L/S約為2μm。英特爾正將其作為次世代材料推動。
主要差異
| 比較項目 | 玻璃基板（Glass Substrate） | 矽中介層（Si Interposer） |
|---|---|---|
| 材料 | 玻璃（低介電常數、低損耗、熱膨脹可控） | 矽晶圓（CTE≒2.6ppm/°C） |
| 製造尺寸 | 可對應大型面板（510×515mm等）→高產能 | 受晶圓尺寸限制（最大300mm） |
| 成本 | 具降低製造成本的潛力（大面積處理） | 矽晶圓原料成本與CMOS製程設備成本高 |
| 佈線密度 | 量產初期約2μm L/S，微細化開發中 | 已實現1μm L/S以下的超微細RDL（CoWoS-L等） |
| TSV（貫通孔） | 需要TGV（Through-Glass Via）技術 | TSV為成熟技術（Si蝕刻、Cu填充） |
| 熱膨脹係數（CTE） | 可依成分調整（容易接近Si/有機基板） | Si與Si之間匹配（Si CTE≒2.6ppm/°C） |
| 實用化現況 | 由英特爾主導，目標2024～2026年量產（與TOPPAN等共同開發中） | 台積電CoWoS-S已有量產實績（大量用於AI GPU） |
矽中介層與CoWoS的實績
矽中介層已作為台積電CoWoS（Chip-on-Wafer-on-Substrate）封裝的核心材料實用化。以高密度連接NVIDIA H100、A100、GB200等AI GPU與HBM的矽中介層，正在台積電的產線上大量生產。佈線層的最小L/S已達1μm以下，最適合需要高密度I/O連接的AI/HPC晶片。不過受300mm晶圓尺寸限制，要因應未來更大型中介層的需求，在成本與產能上有其極限。
玻璃基板追求的成本與大面積化
英特爾正主導推動玻璃核心基板的量產化，並與TOPPAN合作進行AI封裝用玻璃基板的量產開發。玻璃是比矽便宜的原料，可望透過面板級的大面積處理降低成本。此外，玻璃的低介電損耗有利於高頻訊號傳輸，也有助於提升次世代AI加速器的I/O速度。TGV（Through-Glass Via）形成技術、平坦度控制與玻璃破裂控制是量產化的課題。先進封裝的整體內容請參閱先進封裝，CoWoS與FOPLP的比較請參閱CoWoS與FOPLP的差異（2.5D先進封裝比較）。
常見問題
玻璃基板會取代矽中介層嗎？
中長期而言，可能在部分用途上取代或補足，但目前矽中介層在先進AI GPU封裝上擁有實績。玻璃基板在降低成本與大面積化方面具優勢，視2025～2027年以後的量產化進展，將定位為與CoWoS並列的選項之一。
玻璃基板的主要廠商有哪些？
英特爾（主要推動者）與TOPPAN（凸版印刷）居於領先，AGC、SCHOTT、Corning則是玻璃材料供應商。欣興電子（Unimicron）、AT&S等載板廠商也已投入玻璃核心基板的開發。
矽中介層有什麼缺點？
受300mm晶圓尺寸上限影響，大面積中介層在成本與良率上面臨課題。此外，由於需要矽晶圓與CMOS製程設備，製造成本高，在未來更大型的AI加速器封裝中，競爭力可能下降。
延伸閱讀
Compare