小晶片（Chiplet）是不將多個功能區塊（晶粒）製造成單一大型晶片，而是將各區塊作為個別的小型晶片（小晶片）製造，再以先進封裝技術在基板或中介層上以2.5D 或3D 方式整合的設計與製造架構。
小晶片做法的最大優點是提升良率與降低成本。大型單一晶粒（Monolithic Die）面積越大，缺陷造成的不良率就越高。相對地，分割成小型小晶片可提高個別晶粒的良率，並且只需替換不良的小晶片。此外，也能組合不同製造節點的小晶片（例：邏輯以最先進節點製造，I/O 與 SRAM 以成熟節點製造）。
代表性的實作例中，超微（AMD）的 EPYC（Milan/Genoa）處理器將多個核心小晶片（CCD）與 I/O 晶粒組合在同一封裝內。英特爾（Intel）採用「Foveros」（3D 堆疊小晶片）與「EMIB（Embedded Multi-die Interconnect Bridge）」技術，已在 Xeon 與 Alchemist GPU 等產品實用化。蘋果（Apple）的 M1 Ultra 則以晶粒間連接技術 UltraFusion 整合了2顆 M1 Max。
小晶片之間的連接不可或缺高密度互連技術。在台積電（TSMC）CoWoS（Chip on Wafer on Substrate）、InFO、英特爾 EMIB，以及日月光（ASE）、Amkor 等使用基板的2.5D 構裝中，小晶片以高密度安裝在矽中介層或 RDL（重布線層）上。業界團體已制定 UCIe（Universal Chiplet Interconnect Express）作為小晶片之間的標準介面規格。
隨著小晶片的普及，對後段製程（封裝）設備的需求加速擴大，ASM Pacific（黏晶機）、Besi（混合鍵合機）、東麗工程（Toray Engineering，熱壓接合機）、東京威力科創（晶圓接合）等提供相關設備。小晶片是實現邏輯、記憶體、類比、RF 等最佳組合的新世代半導體整合平台。