中介層（Interposer）是用來將多顆晶片（晶粒）並排搭載的中間基板，負責以高密度、短距離連接晶片之間的導線。當封裝載板（PCB）的導線間距過粗、難以實現晶片間的高速・高頻寬連接時，透過中介層即可實現微細間距（數μm～數十μm）的導線。這種方式稱為「2.5D 封裝」。
使用最廣泛的是矽中介層（Si Interposer），台積電的 CoWoS（Chip on Wafer on Substrate）技術是其代表。NVIDIA H100・B200 將 GPU 晶粒與 HBM 堆疊並排置於矽中介層上，以 CoWoS 封裝，實現最高 3.35TB/s（H100）的超高頻寬記憶體存取。矽適合微細導線加工，最先進的 CoWoS 中介層上的導線間距已達 1μm 等級。
作為矽中介層的替代方案，RDL（Re-Distribution Layer）中介層（在有機基板上形成重布線層）與玻璃中介層也備受關注。英特爾的 EMIB（Embedded Multi-die Interconnect Bridge）是以埋入封裝載板的小型矽橋進行局部連接的做法。玻璃中介層方面，英特爾已宣布量產化，可望實現大面積化、低成本化與低熱膨脹係數。
製造中介層需要高階的半導體製程。矽中介層由台積電以自有晶圓代工服務提供，使用 EUV／DUV 曝光機、CVD、ALD、CMP、電鍍設備等與前段製程同等級的設備來形成微細導線。具有 TSV 的中介層還要再加上 DRIE 蝕刻、銅填充與晶背研磨等工程。
受 AI・HPC 用 GPU 與加速器的強勁需求帶動，中介層需求正急速擴大。台積電的 CoWoS 產能湧入來自 NVIDIA、AMD、Broadcom 的訂單，供需吃緊的狀況持續見諸報導。中介層用設備市場已成為曝光・沉積・CMP・TSV 相關設備廠商（ASML・Applied Materials・Lam Research・Tokyo Electron）的額外需求來源。