回蝕刻是利用非等向性乾式蝕刻的特性，將晶圓整面沿垂直方向均勻削除的製程技術。對以 CVD 或濺鍍沉積的薄膜進行晶圓全面蝕刻，可在去除段差水平部（平坦部）薄膜的同時，只在垂直側壁部分留下薄膜。這是一項前段製程的基礎技術，廣泛用於利用此特性的「側壁形成」與層間介電層的粗平坦化。
回蝕刻的代表性應用是 MOSFET 的側壁間隔層形成。在閘極電極側面以 CVD 沉積氧化膜（SiO₂）或氮化膜（Si₃N₄）後進行 RIE 回蝕刻，平坦部的膜會被完全去除，而沿著閘極側壁的膜因垂直方向蝕刻量較小，會殘留下來成為間隔層。此側壁間隔層對 LDD（Lightly Doped Drain）結構的形成與淺接面源極/汲極的保護不可或缺，是 CMOS 製程的核心技術之一。
回蝕刻主要使用 RIE（Reactive Ion Etching，反應性離子蝕刻）。RIE 結合化學蝕刻（自由基反應）與物理濺射（離子撞擊），在垂直方向具有很強的非等向性。蝕刻氣體依用途選用 CF₄、CHF₃、SF₆、Cl₂ 等。以平坦化為目的的回蝕刻，過去也有將 BPSG（硼磷矽玻璃）等層間介電層回流（reflow）後再回蝕刻的方法，但目前高精度的 CMP（化學機械研磨）已成為平坦化的主角，回蝕刻則專門用於選擇性的結構形成。
在 FinFET 與 GAA（Gate-All-Around）等三維電晶體結構中，為了形成複雜立體形狀的間隔層，對回蝕刻精度的要求更加提高。在3D NAND 快閃記憶體的多層堆疊結構中，各層字元線的分離與孔洞形狀的控制也大量使用回蝕刻。製程條件（RF 功率、腔體壓力、氣體流量、溫度）的精密最佳化，左右殘膜厚度的均勻性與選擇比，並直接影響元件良率。
另一方面，不只是半導體，印刷電路板（PCB）的製造流程中也使用「回蝕刻」技術。它是指以過錳酸鹽等藥液去除基板鑽出貫通孔（導通用電鍍孔）時產生的樹脂殘渣（膠渣，smear），並整理孔內壁的處理。藉此確保不同層之間的電鍍連接，大幅提升電氣可靠度。