閘極堆疊是指構成 MOSFET 閘極結構的整個薄膜堆疊體。現代先進邏輯的標準 HKMG 閘極堆疊，從 Si 基板側依序由界面層（SiON）、High-k 介電質（HfO₂ 系）、功函數金屬、低電阻閘極填充金屬（W/Co/Ru 等）這 4 層構成。
目錄6 項
- 定義與原理
- 重點整理
- 常見問題
- 相關企業
- 相關用語
- 比較文章
定義與原理
閘極堆疊（Gate Stack）是指構成 MOSFET 閘極結構的整個薄膜堆疊體。現代先進邏輯的標準 HKMG 閘極堆疊，從 Si 基板側依序由 ① 界面層（Interfacial Layer：SiON，~0.3～0.8nm）→② High-k 介電質（HfO₂ 系，~2～5nm）→③ 功函數金屬（WF Metal：TiN/TaN/TiAlC 等，各 1～5nm×多層）→④ 低電阻閘極填充金屬（W/Co/Ru 等）的 4 層結構構成。
各層的角色分工明確。① 界面層（SiON）降低 Si 基板與 High-k 介電質之間的界面缺陷密度（Dit），負責保護載子遷移率。② High-k 介電質（HfO₂）在最小化 EOT 的同時確保閘極電容並抑制漏電流。③ 功函數金屬（WF Metal）決定 NFET/PFET 的臨界電壓。④ 閘極填充金屬（鎢・鈷・釕）負責降低閘極電極的電阻（降低 Rg）。閘極堆疊設計是同時最佳化所有這些層之特性的複雜工程。
閘極堆疊以 RMG（取代式金屬閘極）製程形成。對去除虛設多晶矽後的閘極溝槽，以 ALD（原子層沉積）依序沉積各層。順序為界面層形成（熱氧化或電漿氮化）→High-k（HfO₂）ALD→功函數金屬 ALD（多個循環）→填充金屬 CVD/ALD→CMP 平坦化。各層成膜後以 In-situ 量測或膜厚監控確認品質。
在 GAA 電晶體中，閘極堆疊的形成難度大幅提高。必須在多片奈米片（3～4片堆疊）之間的間距（約 5～8nm）均勻填入所有層，特別是填充金屬（釕・鈷）的無孔洞填充及之後的 CMP 均勻性直接決定良率。此外在 CFET（互補式 FET）中，閘極堆疊形成後還需要在同一閘極溝槽內分離形成 NFET・PFET 不同功函數金屬的「Gate-Cut + Regrowth」技術。
閘極堆疊的主要設備供應商，在 ALD 成膜設備方面為 ASM International・應用材料・科林研發・東京威力科創（TEL），在閘極填充金屬（釕 ALD）方面以 ASM International・應用材料（Endura Ru）特別具優勢。膜厚・組成量測由科磊（橢圓偏光儀・光學式）・Bruker（XRR）・日立高新技術（TEM-EDX）負責。前驅物材料以默克・Entegris 為主要供應商。
重點整理
- 定義：構成 MOSFET 閘極的多層薄膜堆疊體 - 界面層/High-k/WF Metal/填充金屬的 4 層結構
- 原理：各層分工 - 界面層（降低 Dit）・High-k（確保電容・抑制漏電）・WF Metal（控制 Vth）・填充金屬（降低電阻）
- 製程流程：以 RMG 製程形成 - 去除虛設閘極後以 ALD 依序沉積各層→Gate CMP
- 應用場景：所有先進邏輯（FinFET/GAA）都必須使用 - 決定晶片性能・功耗・可靠度的核心結構
- GAA 的難點：在奈米片之間 5～8nm 間隙均勻填入所有層 - 閘極填充的無孔洞化是良率的關鍵
閘極堆疊的常見問題
什麼是閘極堆疊？
閘極堆疊（Gate Stack）是實現 MOSFET 閘極功能的整個薄膜堆疊結構。現代先進邏輯的標準是從 Si 基板側依序為 ① 界面層（SiON：～0.3～0.8nm）→② High-k 介電質（HfO2 系：～2～5nm）→③ 功函數金屬（WF Metal：TiN/TiAlC 等，各 1～5nm 多層）→④ 低電阻填充金屬（W/Co/Ru 等）的 4 層結構。
閘極堆疊各層的角色是什麼？
各層角色明確。① 界面層（SiON）：降低 Si 基板與 High-k 的界面缺陷（Dit），保護載子遷移率。② High-k 介電質（HfO2）：最小化 EOT 並確保閘極電容，抑制漏電流。③ 功函數金屬（WF Metal）：精密設定 NFET/PFET 的臨界電壓（Vth）。④ 填充金屬（W/Co/Ru）：降低整個閘極電極的電阻（Rg），改善高頻特性。
閘極堆疊是如何形成的？
以 RMG 製程形成。對去除虛設多晶矽閘極後的溝槽，依序進行 ① 以熱氧化或電漿氮化形成 SiON 界面層；② 以 HfO2 前驅物（TDMAH・HfCl4）的 ALD 形成 High-k 膜；③ 以多個循環堆疊功函數金屬（TiN/TiAlC）的 ALD；④ 填充低電阻填充金屬（釕 ALD・鎢 CVD）；⑤ 以 Gate CMP 平坦化。
GAA 電晶體的閘極堆疊形成與 FinFET 有何不同？
GAA 必須在奈米片（3～4片）之間狹窄的間隙（5～8nm）形成所有閘極堆疊層。FinFET 的閘極只包覆鰭片外側，GAA 則是從全周包覆奈米片的結構。ALD 的共形性・填充金屬的無孔洞填充・WF Metal 層的 Gate-Cut（閘極切斷）技術成為新的難題。閘極堆疊形成的步驟數約增加為 FinFET 的 1.5～2 倍。
閘極堆疊的主要設備與廠商有哪些？
ALD 設備（High-k/WF Metal 成膜）：ASM International・應用材料・科林研發・東京威力科創。填充金屬（Ru ALD）：ASM International・應用材料（Endura）特別具優勢。量測設備（膜厚・組成）：科磊（橢圓偏光儀）・Bruker（XRR）・日立高新技術（TEM）。前驅物材料：默克・Entegris 為主要供應商。