HKMG（High-k/Metal Gate）是以高介電係數材料（High-k 介電質：主要為 HfO₂ 系）作為閘極絕緣膜、以金屬材料（Metal Gate：TiN・TaN 系）作為閘極電極的組合製程技術總稱。2007年由英特爾（Intel）在 45nm 節點全球首度量產導入，取代傳統的 SiO₂/多晶矽結構，確立為業界標準。是能將閘極漏電流降低 3 個數量級以上、同時維持電流驅動能力的革命性技術。
需要 HKMG 的背景，是依循摩爾定律將閘極絕緣膜極薄化所遇到的極限。將傳統的 SiO₂ 閘極氧化層減薄到 1.2nm 以下時，穿隧漏電流會急遽增加，功耗增大・可靠度下降・發熱這 3 重問題浮上檯面。同時發現的多晶矽閘極「費米能階釘扎」問題（CMOS 的臨界電壓難以控制的現象），也是決定轉向金屬閘極的理由。HfO₂（相對介電常數 k≈22）能以 SiO₂ 約 6 倍的物理膜厚實現相同的 EOT，大幅抑制漏電流。
製造流程有 Gate-First（先閘極）與 Gate-Last（RMG：取代式金屬閘極）2 種方式。Gate-First 依照傳統製程順序先形成 High-k/Metal Gate，但後續的高溫退火（源極・汲極活化）有使金屬閘極功函數偏移的風險。Gate-Last 則先形成虛設多晶矽閘極並完成源極・汲極處理後，再去除多晶矽並填入 High-k/Metal Gate。台積電（TSMC）採用 Gate-Last（RMG），英特爾則一開始採用 Gate-First，之後轉向 Gate-Last。目前的先進邏輯幾乎全部採用 RMG 方式。
隨著電晶體結構從 FinFET 演進到 GAA（Gate-All-Around），HKMG 的技術難度顯著提高。在 GAA 奈米片中，必須以 ALD 將 High-k 介電質與金屬閘極均勻填入堆疊奈米片之間狹窄的間隙（約 5～8nm），閘極填充（gate fill）技術成為良率的關鍵。此外也導入了對各奈米片的 NFET・PFET 套用不同功函數金屬的偶極摻雜（dipole doping）技術。
與 HKMG 相關的主要設備以 ALD 成膜設備為核心，ASM International（在 High-k/Metal Gate 用途擁有高市占率）・應用材料（Applied Materials，Olympia ALD）・科林研發（Lam Research）・東京威力科創（TEL）為主要供應商。材料方面由默克（Merck，前 EMD 材料）・Entegris 供應前驅物（HfCl₄・TDMAH・TiCl₄ 等）。閘極堆疊的膜厚・界面品質評估則使用科磊（KLA）・Bruker 的 XRR/XPS 設備。