過蝕刻（Over-Etch）是指在蝕刻製程中，超過目標量（必要量）持續蝕刻晶圓的操作。主要目的是「確保蝕刻的面內均勻性」：當晶圓面內有蝕刻速率差異或膜厚差異時，即使部分晶圓區域已完成蝕刻，仍持續蝕刻直到其餘區域完全去除為止。通常會設計蝕刻時間10～30%左右的過蝕刻。
需要過蝕刻的原因，是晶圓面內的蝕刻速率受設備設計與製程條件影響，無法完全均勻。例如晶圓中央與外圍的蝕刻速率相差5～10%時，在外圍蝕刻完成之前，中央會處於過蝕刻狀態。若沒有過蝕刻，晶圓上會留下薄膜的「蝕刻殘留物」，造成短路或特性不良。
過蝕刻的風險包括：①蝕刻底層（停止層或基板）的損傷累積；②圖案側壁侵蝕（底切）；③遮罩（光阻或硬遮罩）的消耗；④微負載效應（圖案密度差異造成過蝕刻量不均）。特別是在先進製程中，對閘極氧化層（1～3nm）或阻障金屬層（數 nm）的過度損傷是致命的，因此必須將過蝕刻量精密地降到最低。
作為管理過蝕刻的技術，EPD（End-Point Detection：終點偵測）非常重要。EPD 以腔體內的光學發射光譜（OES：Optical Emission Spectroscopy）或雷射干涉儀自動偵測蝕刻終點，將過度蝕刻降到最低。從偵測訊號的變化（蝕刻生成物發光光譜的變化）判定目標材料是否已去除完畢。ALE（原子層蝕刻）能以原子層層級控制過蝕刻，作為未來的解決方案備受關注。
先進元件的過蝕刻管理：在3D NAND 高深寬比通道孔的形成中，一邊確認孔底部的蝕刻終點一邊控制過蝕刻，是特別困難的課題。在 GAA 奈米片的 SiGe 選擇性蝕刻中，由於 Si 與 SiGe 的選擇比有限，需要精密控制，在完全去除 SiGe 的同時盡可能抑制過蝕刻造成的 Si 損傷。科林研發（Lam Research）與 TEL 的過蝕刻最佳化製程正致力於因應此課題。