半導體晶片以名為矽晶圓的薄圓片為起點，分成前段製程（晶圓製程）與後段製程（組裝・測試）2個階段製造。前段製程經過曝光、蝕刻、薄膜沉積等數百道步驟製作電路，後段製程則從晶圓切出晶片並封裝成產品。以下搭配對應的設備，淺顯整理各製程在做什麼。
本文重點
Step 1：設計與光罩製作
首先使用EDA（電子設計自動化）工具進行電路設計，製作電晶體與導線的佈局資料。再依據這些資料製作光罩（倍縮光罩）。光罩是在玻璃基板上繪有精細圖形的「模版」，用於之後的曝光製程，將圖形轉印到晶圓上。設計與光罩製作在製造成本與時程中占了很大比例，最先進晶片的整套光罩費用可達數十億日圓。
Step 2：前段製程——在晶圓上形成電路
前段製程是在矽晶圓表面製作電路的製程。主要步驟包括：①薄膜沉積（以CVD、PVD、ALD沉積薄膜）、②光阻塗佈・曝光・顯影（以光轉印光罩圖形）、③蝕刻（去除不需要的部分）、④清洗（去除汙染與殘留物）、⑤CMP（Chemical Mechanical Planarization：表面平坦化）、⑥量測・檢測（確認尺寸、缺陷、膜厚），並反覆進行。這樣1個循環可形成1～2層，最先進晶片總共要堆疊100層以上。
Step 3：曝光——描繪電路的最關鍵製程
曝光是前段製程的「心臟」，將光照射在晶圓上的光阻（感光材料）上，轉印光罩的圖形。所用光的波長越短，能描繪的圖形就越精細。目前主流是ArF浸潤式曝光（波長193nm）與EUV曝光（波長13.5nm），7nm以下的最先進晶片不可缺少EUV。艾司摩爾（ASML）是全球最大的曝光機廠商，EUV量產機台僅由該公司供應。每1顆晶片的曝光製程要重複數十～百次以上。
Step 4：後段製程——封裝與測試
完成前段製程的晶圓，以切割設備切成一顆顆晶片（晶粒）。接著挑選良品晶粒，黏著到導線架或基板上（黏晶），再以金屬線或凸塊進行電氣連接（打線接合／覆晶）。之後以樹脂等材料封膠，完成封裝。最後以半導體測試設備（ATE）對所有IC進行電性測試，只有符合規格的產品才出貨。近年三維封裝（2.5D/3D）等高密度封裝技術快速發展。