3D NAND（3D NAND Flash）是將快閃記憶體單元（NAND 型）不在平面上、而是沿垂直方向（Z 軸方向）多層堆疊而成的 NAND 型快閃記憶體。平面（2D）NAND 過去靠單元微縮來增加容量，但面臨微縮的物理極限（單元干擾、寫入次數劣化、良率下降），因此以增加層數來擴大容量的 3D 化成為主流。三星、SK 海力士、美光、鎧俠、Western Digital、YMTC 是主要供應商。
3D NAND 的主要技術方式有：（1）Charge Trap Flash（CTF）方式：三星 V-NAND、SK 海力士、美光、鎧俠／WD 採用。在單元絕緣層（SiN）中儲存電荷，有利於微縮。（2）Floating Gate（FG）方式：早期英特爾／美光採用，但現已退出主流。目前各家都在展開超過 100 層（三星：286 層、SK 海力士：321 層、美光：276 層）的高層數競賽。
3D NAND 的製造需要堆疊大量薄膜層的製程（SiO₂／SiN 交互成膜→一次蝕刻形成通道孔）。通道孔（高深寬比 50:1 以上）的形成使用 Lam Research、Tokyo Electron 的蝕刻設備，各層成膜則使用 Applied Materials、Lam Research、TEL 的 CVD／ALD 設備。隨著層數增加，每項產品的晶圓處理時間拉長，因此提升生產力是主要課題。
3D NAND 已普及為 SSD、eMMC、UFS（智慧型手機用）與企業級儲存的主要儲存媒體，在 AI 資料中心儲存容量需求增加的背景下需求強勁。依每個單元的位元數可分為 SLC（1 位元）、MLC（2 位元）、TLC（3 位元）、QLC（4 位元），位元數越多，每單位容量價格越低，但寫入耐久度與速度也會下降。
3D NAND 的最新技術動向包括：（1）200～300 層以上的高層數化（三星宣示將超過 1000 層）、（2）透過 QLC・PLC（5 位元）化降低每位元成本、（3）以 CMOS under Array（CuA）結構縮小占用面積、（4）為提升吞吐量的高速寫入架構、（5）YMTC（中國）崛起帶來的供應與價格競爭加劇等。