3D NAND（3D NAND Flash）は、フラッシュメモリセル（NAND型）を平面ではなく垂直方向（Z軸方向）に多層積層した構造のNAND型フラッシュメモリです。平面（2D）NANDではセルの微細化によって容量を増やしてきましたが、スケーリングの物理的限界（セル干渉・書き込み回数劣化・歩留まり低下）に直面したため、層数を増やすことで容量を拡大する3D化が主流となりました。Samsung・SK Hynix・Micron・Kioxia・Western Digital・YMTCが主要サプライヤーです。
3D NANDの主要技術方式には、（1）Charge Trap Flash（CTF）方式：Samsung V-NAND・SK Hynix・Micron・Kioxia/WDが採用。セル絶縁膜（SiN）に電荷を蓄積する構造で、スケーリングに有利。（2）Floating Gate（FG）方式：初期のIntel/Micronが採用するも現在は主流から外れています。現在は各社とも100層超（Samsung：286層、SK Hynix：321層、Micron：276層）の高層数化競争を展開しています。
3D NANDの製造では、多数の薄膜層（SiO₂/SiN交互成膜→一括エッチングでチャンネルホール形成）を積層するプロセスが必要です。チャンネルホール（高アスペクト比50:1以上）の形成にはLam Research・Tokyo Electronのエッチング装置が、各層の成膜にはApplied Materials・Lam Research・TELのCVD/ALD装置が使われます。層数増加に伴い一製品当たりのウェハ処理時間が延びるため、生産性向上が主要課題です。
3D NANDはSSD・eMMC・UFS（スマートフォン用）・エンタープライズストレージの主記憶媒体として普及しており、AIデータセンターのストレージ容量需要増大を背景に旺盛な需要があります。各セルのビット数によりSLC（1ビット）・MLC（2ビット）・TLC（3ビット）・QLC（4ビット）に分類され、ビット数が増えるほど容量単価は下がりますが、書き込み耐久性・速度は低下します。
3D NANDの最新技術動向として、（1）200〜300層超の高層数化（Samsung 1000層超を宣言）、（2）QLC・PLC（5ビット）化によるビット単価の低減、（3）CMOS under Array（CuA）構造によるフットプリント縮小、（4）スループット向上のための高速書き込みアーキテクチャ、（5）YMTC（中国）の台頭による供給・価格競争激化などが競われています。
