記憶體製程（Memory Process）是製造 DRAM・NAND Flash・SRAM・NOR Flash 等半導體記憶體元件的專用製程技術總稱。其最佳化方向與邏輯製程（CPU・GPU 製造）不同，記憶單元的高密度化・低成本化・高可靠度是主要的設計目標。
DRAM 製程的核心在於形成高密度的記憶單元（1T1C：1個電晶體+1個電容）結構。電容隨著微縮演進為圓柱型・柱狀型的高深寬比結構，電容絕緣層使用 ZrO₂/Al₂O₃/ZrO₂ 的 High-k 材料（ALD 成膜）。目前最先進的是1ynm（10nm級後段）～1anm（10nm級前段）世代，三星・SK 海力士・美光寡占 DRAM 市場約95%。EUV 曝光（ASML）的採用也正迅速推進。
3D NAND 製程是將 NAND Flash 記憶單元沿垂直方向堆疊，大幅提升面積效率。目前已量產超過200層（美光 232L、SK 海力士 238L、三星 V8 238L）的多層堆疊。核心製程依序為：SiO₂/SiN 交替堆疊（CVD）→超高深寬比通道孔蝕刻（科林研發・東京威力科創）→ALD（High-k 電荷儲存層）→多晶矽（Poly-Si）通道形成→金屬閘極填充（CVD-W）→多堆疊（multi-stack）內連線。
SRAM 製程以邏輯製程為基礎，高密度形成6電晶體單元（6T SRAM）結構。作為 SoC 內的 L2/L3 快取記憶體使用，需要以最先進邏輯節點（台積電 N3、三星 SF3）製造。NOR Flash 雖然密度低，但隨機存取速度快，持續作為微控制器・車用 ECU 的程式碼儲存使用。
記憶體製造的主要供應商中，提供針對 DRAM 與 NAND 最佳化之製程設備的應用材料、科林研發、東京威力科創、艾司摩爾（EUV）、科磊（缺陷檢測）相當重要。特別是 HBM 需求的快速擴大，正推動對 DRAM 製造設備的大規模投資，帶動記憶體製程設備市場的成長。