閘極電容是指MOS電晶體的閘極電極，與其下方的通道、源極、汲極之間形成的靜電電容。它作為夾著閘極絕緣膜的電容器運作，同時決定了以閘極電壓吸引通道電荷的強度（驅動電流的能力），以及切換電晶體時需要充放電的負載大小。
其核心是閘極絕緣膜所形成的單位面積電容 Cox ＝ ε／tox，其中ε為絕緣膜的介電常數，tox為膜厚。汲極電流大致與Cox成正比，因此將絕緣膜變薄以增大Cox，一直是提升電晶體效能的基本手段。當SiO₂薄到穿隧電流造成的漏電增加時，便改用介電常數高的High-k材料，在物理上維持較厚膜厚的同時提高Cox。其效能以SiO₂等效膜厚EOT來比較。
實際的閘極電容不只包含Cox，也包含閘極與源極、汲極重疊部分的電容（重疊電容），以及閘極側面與周圍導線、接觸窗之間的邊緣電容（寄生電容）。此外，通道側的空乏層與反轉層電容、多晶矽閘極的空乏化，以及量子效應造成的通道厚度會串聯進來，因此有效電容會比Cox小。
閘極電容直接影響電路的速度與功耗。每次切換閘極都要對電容充放電，因此切換時的功耗與電容×電壓²×頻率成正比，延遲時間也與電容成正比。在微縮進展的世代中，重要的是一方面增加左右效能的Cox，一方面減少寄生電容；在FinFET與GAA中，會使用低介電常數的間隔層（spacer）等來降低閘極與接觸窗之間的寄生電容。
在功率半導體中，閘極電容會分為閘極輸入電容Ciss、回授電容Crss（米勒電容）等記載於規格書中，用於閘極驅動器的設計與切換損耗的計算。閘極電容的量測則使用MOS電容器或電晶體的C-V量測。