漏電流是指在電晶體或絕緣層中，流經原本不應有電流之路徑的洩漏電流。在微縮化進展的現代半導體中，它是增加功耗與發熱的最大課題之一。
主要的漏電流包括：電晶體關閉時在源極－汲極間流動的次臨界漏電流、以穿隧效應穿過薄閘極氧化層的閘極漏電流，以及流經逆向偏壓 pn 接面的接面漏電流等。隨著微縮化使臨界電壓與閘極絕緣層厚度降低，這些漏電流會呈指數增加。
抑制漏電流是先進製程的核心課題。閘極漏電流以 High-k 絕緣層因應，次臨界漏電流以 FinFET、GAA 等立體結構帶來的優異閘極控制因應，待機功耗的降低則採用電源關斷（power gating）與基板偏壓控制等手法。兼顧降低漏電與性能、速度，是每一個微縮世代設計的關鍵。