閘極切斷是在FinFET或GAA的邏輯製造中，將先形成為長而連續的閘極線，在必要位置切斷，使相鄰電晶體彼此電性隔離的步驟。在形成金屬閘極後才切斷的方式稱為CMG（Cut Metal Gate），已成為縮小先進節點標準元件的重要技術。
在微細的邏輯元件中，主流方式是將閘極與鰭片形成為以固定間距排列的單純直線（line & space），之後再切除不需要的部分。這是因為比起直接繪製複雜形狀，先畫規則線條再切斷，更能以多重圖案化或EUV曝光穩定地做出尺寸。閘極切斷是這種「先畫再切」流程的一環，會與切斷鰭片的鰭片切斷（fin cut）搭配使用。
切斷的時機，分為在虛設多晶矽閘極階段切斷的方式，以及置換為金屬閘極後才切斷的CMG方式。若在多晶矽階段切斷，之後形成金屬閘極時，功函數金屬會繞入切斷部的端部，使靠近端部的電晶體臨界電壓容易產生變異。CMG是在金屬閘極完成後才切斷，因此能讓閘極端更靠近鰭片，縮小元件高度。
製程上，以微影指定切斷位置，以高深寬比的乾式蝕刻挖穿閘極金屬與High-k膜，再以氮化矽等絕緣膜回填形成的溝槽。切斷寬度與對準誤差會直接影響電晶體間距，因此邊緣放置誤差（EPE）的管理很困難，會採用EUV一次曝光或自我對準製程。
相關技術還有以切斷擴散層（主動區）端部取代閘極以隔離元件的CPODE（Continuous Poly on Diffusion Edge），以及將接觸窗直接放在閘極上方的COAG（Contact Over Active Gate），兩者都是用來縮小標準元件面積的手法。