邊緣定位誤差（EPE：Edge Placement Error）是表示設計布局上的圖形邊緣（輪廓線）與實際製造於晶圓上的圖形邊緣之間偏移量的指標，是先進半導體製造中重要的品質管理參數。EPE代表多種誤差因素（CDU、OVL、LER等）的綜合影響，一旦EPE超出設計裕度，就會引發電路短路或斷線等致命缺陷。
EPE的主要誤差因素包括：①CDU（Critical Dimension Uniformity：尺寸均勻性誤差）；②Overlay（疊對：層間對準誤差）；③LER（Line Edge Roughness：線邊緣粗糙度）；④圖形變形（源自OPC/RET極限的形狀誤差）。EPE多以這些誤差的平方和開根號（RSS）進行統計表示，一般以3σ值管理。
EPE預算管理是將設計裕度（製程窗口）分配給EPE各誤差因素的製程設計手法。在2nm世代，整體設計裕度僅約4～5nm，必須進行極為嚴格的管理，例如將EPE預算中1nm以下分配給疊對精度。艾司摩爾最新的EUV掃描機已達成1.5nm以下的疊對誤差。
EPE不僅來自微影，也會在蝕刻、CMP、離子佈植等許多步驟中累積。因此，各步驟的在線EPE量測與步驟間誤差傳遞的建模（Error Budget Analysis）相當重要。科磊的疊對量測系統與CD-SEM量測系統是EPE管理的核心。
作為次世代的EPE管理，運用機器學習進行晶圓全面EPE映射（Virtual Metrology），並據此進行即時製程修正（Feedback/Feedforward Control）的方法正在研究中。此外，隨著從多重圖案化（SAQP等）轉向EUV單次曝光，誤差因素也逐漸單純化。Onto Innovation與科磊推出量測解決方案，新思科技則提供支援EPE的OPC工具。