UCIe（Universal Chiplet Interconnect Express）是在單一封裝內互連多顆由不同廠商、不同製程製造之小晶片（Chiplet，晶粒）的開放式業界標準介面規範。2022年由以英特爾為首的產業聯盟發表，目標是透過小晶片設計生態系的標準化，提高SoC設計效率與供應鏈的彈性。
UCIe規範由以PCIe、CXL為基礎的協定層與實體層（Physical Layer）構成。依封裝技術不同有多種變體（Standard Package、Advanced Package），例如Advanced Package規定了2000 Gbps/mm以上的頻寬密度與2pJ/bit以下的能源效率。凸塊間距支援25～55μm，與2.5D/3D封裝的相容性高。
UCIe最大的意義在於「小晶片的開放化」。過去各公司自有的晶粒間介面（英特爾的EMIB、台積電的CoWoS等）難以跨公司連接，而UCIe使得組合不同晶圓代工廠、IP供應商之小晶片的「Best of Breed」設計成為可能。它也影響了超微的Zen CPU、英特爾的Foveros及安謀的Chiplet設計策略。
UCIe聯盟的參與者包括英特爾、台積電、三星、日月光集團、高通、安謀、Meta、Microsoft等50家以上企業（截至2024年）。UCIe 2.0規格也在討論支援光介面（Optical I/O），可望擴展至資料中心內伺服器機櫃之間的高速連接。
關於UCIe與CXL（Compute Express Link）的差異，CXL是CPU與記憶體、CPU與加速器之間的系統級連接協定，而UCIe則定義封裝內晶粒間的實體與協定連接規範。兩者為互補關係，也可以設計成在UCIe的實體連接上執行CXL協定。新思科技與益華電腦都提供符合UCIe的IP。