單晶片3D整合（M3D：Monolithic 3D Integration）是在同一基板上依序形成多個電晶體層，將層間連接（Monolithic Inter-tier Via：MIV）間距微縮至10nm以下的超高密度3D晶片堆疊技術。與使用混合鍵合堆疊晶粒的W2W/D2W方式相比，其介面間距小了好幾個數量級，因此能大幅提升層間頻寬密度。
M3D的基本概念是：在矽基板上形成一般的FEOL/BEOL後，再以低溫製程（400℃以下）於其上成長並圖案化第二層以後的電晶體層。為避免下層元件熱劣化，第二層主動層的形成正研究採用Ge轉移、多晶Si薄膜、2D材料（MoS₂等）等低溫手法。
M3D最有力的應用是SRAM與邏輯的3D整合。在傳統2D晶片中，SRAM占晶片面積的40～60%，若利用M3D將SRAM配置在邏輯正上方，可在大幅縮小晶片面積的同時降低SRAM存取延遲。CEA-LETI與IMEC引領M3D整合的先期研究。
M3D技術實用化的主要課題包括：①兼顧低溫成膜技術與高品質矽膜；②提高MIV（Monolithic Inter-tier Via）的良率並確保可靠度；③設計與模擬工具尚未完備（EDA生態系有待建立）。新思科技與大學研究機構正投入開發M3D用的EDA設計流程。
單晶片3D與小晶片3D（如台積電的SoIC）的差異在於連接間距。小晶片3D的連接間距為9～55μm，而M3D則可藉由100nm以下的MIV，實現可能高達1000倍以上的連接密度。在2030年代的先進邏輯晶片中，它作為突破電晶體微縮極限的「下一個維度」技術而備受矚目。