接觸窗形成（Contact Formation）是製作垂直導電結構（接觸插塞），將矽電晶體的源極/汲極/閘極電極與上層金屬導線電氣連接的製程。此步驟位於FEOL（前段製程）與BEOL（後段內連線）的交界，對於發揮電晶體性能極為重要，降低接觸電阻已成為先進節點的主要技術課題之一。
接觸窗形成的標準步驟為：①層間介電層（ILD）沉積；②以光微影與乾式蝕刻開出接觸窗孔；③去除矽表面的原生氧化層（氫氟酸清洗等）；④阻障金屬（TiN等）沉積；⑤以鎢（W）CVD填充；⑥CMP平坦化。鎢因熔點高且填充性優異，長期以來都是接觸插塞的標準材料。
接觸電阻（Rc）對電晶體的導通電阻貢獻很大，尤其取決於源極/汲極的雜質濃度，以及接觸介面金屬－矽系（矽化物）的特性。以SALICIDE製程形成的NiSi與TiSi有助於降低接觸電阻，但在3nm以下的節點，矽化物的薄膜化與局部變異成為問題。
在5nm以下的先進製程，接觸材料正由鎢改為釕（Ru）或鉬（Mo）。台積電的N3/N2製程與英特爾18A採用了電阻更低的接觸材料與新的介面處理技術。應用材料則提供以ALD（原子層沉積）為基礎的次世代接觸窗解決方案。
在GAA結構的奈米片電晶體中，接觸窗需要與多層堆疊的通道連接，因此需要立體的接觸窗形成技術。與埋入式電源軌（BPR：Buried Power Rail）技術結合後，接觸窗結構更加複雜，成為必須同時確保製程裕度（margin）並降低接觸電阻的前沿技術領域。