雙鑲嵌（Dual Damascene）是在形成半導體晶片多層內連線時，以同一道金屬填充步驟一次製作導線溝槽（Trench）與通孔（Via）的製程。它是銅（Cu）導線製程的主流技術，與單鑲嵌（導線與通孔分開形成）相比，可減少步驟數並降低成本。自IBM於1997年實用化以來，已廣泛用於先進邏輯晶片的後段內連線（BEOL）。
雙鑲嵌的基本步驟為：①Low-k絕緣層沉積；②通孔/溝槽的微影與蝕刻；③阻障金屬（TaN/Ta）沉積；④銅晶種層濺鍍；⑤以電解電鍍填充銅；⑥以CMP進行表面平坦化。製程順序有「Via-First」「Trench-First」「Self-Aligned」等多種變化，依節點與設計分別採用。
雙鑲嵌的課題在於導線微縮。在10nm以下的節點，銅的尺寸效應（電阻率增加）與阻障金屬體積比例增加，推高了導線電阻。因此，無阻障層銅導線以及改用釕（Ru）、鉬（Mo）等替代金屬的方案正在研究中。應用材料正積極推出用於低電阻導線的新世代CVD/PVD設備。
結合EUV微影，雙鑲嵌通孔與溝槽圖形的解析度有所提升，但EUV隨機雜訊（stochastic noise）所引起的圖形缺陷（橋接、斷線）成為新的課題。此外，隨著乾膜光阻逐步支援EUV，蝕刻選擇比的最佳化也是持續研究的對象。
在2nm世代以後，以空氣層取代SiO₂系Low-k材料作為導線間絕緣的Air Gap導線，以及EUV Self-Aligned Via技術備受關注。科林研發與東京威力科創在雙鑲嵌用的蝕刻與CMP設備上擁有高市占率。雙鑲嵌技術的演進直接關係到晶片性能、功耗與良率，是重要的技術領域。