FEOL（Front-End of Line：前半段製程）與 BEOL（Back-End of Line：後半段製程）是將晶圓廠（前段製程）內的半導體製造製程加以劃分的重要概念。FEOL 指到在晶圓上形成電晶體（元件形成）為止的工程，BEOL 則指形成將電晶體之間以電性連接之多層內連線（金屬化）的工程。兩者之間還有接觸窗形成等中段製程（MOL：Middle of Line）。
FEOL 的主要工程依序為：淺溝槽隔離（STI：Shallow Trench Isolation）→井區形成（離子佈植）→閘極絕緣層形成（熱氧化・High-k 成膜）→閘極電極形成（取代式金屬閘極：RMG）→源極／汲極形成（離子佈植・退火）→矽化物形成。在先進節點，FinFET・GAA（Gate-All-Around）電晶體的微細加工是主要課題。
BEOL 從接觸窗形成（鎢栓塞）開始，以銅鑲嵌導線形成多層金屬內連線（M1～M12 以上）。層間介電層（ILD：Inter-Layer Dielectric）採用 Low-k 介電材料（介電常數 k<3.9），以降低導線間電容。每一層導線的形成，都要重複 Low-k CVD 成膜→微影→乾式蝕刻→阻障金屬 PVD→電解鍍銅→CMP 這一連串的鑲嵌製程。
FEOL・BEOL・MOL 各自需要不同的設備組合。FEOL 以離子佈植機（Applied Materials・Axcelis）、熱處理爐、ALD／CVD 沉積設備為主角；MOL 則由接觸窗蝕刻（Lam Research）、CVD（鎢填充）、CMP 設備擔綱；BEOL 的主要設備是銅鑲嵌用 PVD／電鍍（Applied Materials・Lam Research）、Low-k CVD（東京威力科創）以及 BEOL 蝕刻設備。
在先進節點（2nm 以後），BEOL 的微縮已與 FEOL 並列為主要瓶頸。隨著導線間距縮小（M0～M1 層 <20nm），銅的電阻率上升（表面散射・晶界散射）成為問題，釕（Ru）、鉬（Mo）等替代導線材料的採用正在推進。此外，背面供電網路（BSPDN）等三維佈線技術也正在重新定義 FEOL／BEOL 的界線。