接觸電阻（Contact Resistance）是金屬導線與半導體（源極・汲極的矽）接觸的介面所產生的電阻。電晶體微縮後，接觸窗面積縮小，電阻急遽增加，與導線本身的電阻（RC 延遲）並列為限制元件運作速度與功耗的嚴重瓶頸。在先進節點中，接觸電阻在寄生電阻中所占的比重非常大。
金屬與半導體的接面，需要多數載子以穿隧方式通過介面的蕭特基能障，其通過的難易度決定了接觸電阻。為降低接觸電阻，會採用「自我對準矽化物（salicide，self-aligned silicide）」製程，在接觸介面形成金屬矽化物（NiSi・TiSi₂・CoSi₂ 等）以降低能障高度，形成低電阻的連接。將介面的摻雜物濃度提高到極限也很有效。
隨著微縮，接觸窗材料正從鎢（W）插塞，逐步改為電阻更低的鈷（Co）或釕（Ru）。此外，用以增加接觸面積的環繞式接觸（wrap-around contact），以及降低介面蕭特基能障的新材料與介面層研究也相當活躍。這些都以降低接觸電阻（Rc）與接觸介面電阻率（ρc）為目標。
降低接觸電阻，對於發揮 GAA 奈米片與 CFET 等新世代電晶體的效能具有決定性的重要性。應用材料、科林研發等設備廠商正競相開發形成低電阻接觸窗所需的薄膜沉積、蝕刻與介面處理技術，與導線電阻同為先進元件設計的核心主題。