電阻率（比電阻）是與形狀無關、表示材料導電難易程度的物性值，單位為 Ω·cm。截面積 A、長度 L 的均勻試片，其電阻 R 可寫成 R = ρL/A，只要知道電阻率 ρ，就能計算任意形狀的電阻。
半導體的電阻率表示為 ρ = 1/{q(nμ_n + pμ_p)}。這裡的重點在於，電阻率只由載子濃度與遷移率的乘積決定。即使是電阻率相同的2片晶圓，載子濃度與遷移率的組合也可能完全不同。要分別得知兩者，就需要霍爾效應量測。
矽的電阻率會隨摻雜相差好幾個數量級。不含雜質的本質矽在室溫下約為3×10⁵Ω·cm，接近絕緣體；元件用晶圓則依用途調整在0.001～100Ω·cm 左右。功率元件的耐壓層使用高電阻率（低摻雜）的層，需要低電阻的基板或接觸區域則使用低電阻率（高摻雜）的層。電阻率與摻雜濃度的換算，廣泛使用以實測為基礎的 Irvin 曲線。
處理薄層時，一般使用片電阻（ρ/t，單位 Ω/sq）取代電阻率。這是因為即使不另行量測膜厚，也能比較面方向的導電性，適合用於擴散層、佈植層、金屬薄膜的評估。
量測手法依目的選擇。要看晶圓的面內分布用四點探針法，要兼顧切下試片的絕對值評估與霍爾量測用范德堡法，不想損傷產品晶圓時則使用渦電流式等非接觸法。