TEG（測試元件群）是為了以電性評估半導體製程或設計規則是否如預期完成，而製作在晶圓上的評估專用測試圖案群。由單一電晶體、電阻、將接觸窗或通孔串聯而成的鏈、導線梳狀圖案等構成，在英語圈也稱為測試結構或 PCM（Process Control Monitor），在台灣也稱為測試鍵（test key）。
產品晶片的電路無法從外部直接存取內部的個別元件。晶圓測試只能知道「能否動作」，無法讀出臨界電壓偏移了多少、哪一層的電阻偏高。TEG 是將元件或導線單獨拉出、連接到專用焊墊，使這些物理量得以直接量測的結構。
TEG 的配置位置主要有2種。1種是產品晶圓上晶片之間的切割道（在晶圓切割時被切除的區域），所有批次都量測與產品在相同條件下製作的 TEG，以監控製程成果。晶圓代工廠將此量測稱為 WAT（Wafer Acceptance Test），用於批次的出貨判定與提交給客戶的資料。另1種是整片晶圓都做成 TEG 的評估用晶圓或 TEG 晶片，用於新製程導入、元件模型萃取與可靠度評估。
量測以晶圓針測機與參數測試機（高精度量測直流電流-電壓特性與電容-電壓特性的設備）進行。由電晶體的 TEG 取得臨界電壓、導通電流、關閉漏電流，由電阻的 TEG 取得片電阻或接觸電阻，由通孔鏈或梳狀、蛇形圖案取得有無斷路、短路與缺陷密度。這些資料也是電路設計所用 SPICE 模型與設計規則的依據。
TEG 的價值在於發生不良時能區分出原因製程。產品良率下降時，若同一晶圓 TEG 的通孔鏈電阻上升，就懷疑導線製程；若電晶體特性偏移，就懷疑離子佈植或熱處理，藉此縮小該懷疑的製程範圍。另一方面，也有切割道寬度有限、可放置的 TEG 數量受限，以及因晶圓切割而被切斷、事後無法重新量測等限制。