銅導線（Copper Interconnect）是在半導體元件的多層內連線中使用銅（Cu）的技術。銅的電阻率比鋁（Al）約低40%（Cu：1.7μΩ・cm，Al：2.7μΩ・cm），抗電遷移（電流造成的原子移動）能力也較高，因此作為高速、高可靠度的導線材料，於1997年在 IBM 180nm 節點首度導入量產。
銅導線的製造使用「鑲嵌製程（Damascene Process）」。單鑲嵌是在絕緣膜上挖出溝槽（trench）並以銅填充的方式；雙鑲嵌則是同時挖出通孔與溝槽，以一次銅填充連接上下層導線的方式。銅若直接接觸絕緣膜會擴散與腐蝕，因此先以濺鍍形成 TaN/Ta（阻障金屬），再濺鍍銅晶種層，最後以電鍍填充銅。
銅填充後以 CMP（化學機械研磨）研磨去除多餘的銅與阻障金屬，使表面平坦化。為防止銅擴散，以 PECVD 在絕緣膜上沉積 SiCN、SiN 等銅擴散阻障膜（覆蓋層）。這套 CMP→覆蓋層沉積的流程會在每一層導線重複進行。
在先進節點（5nm 以下）中，導線微縮持續推進，銅導線線寬降至10nm 以下後，阻障金屬的體積比例增加，使有效電阻上升。為因應此問題，採用釕（Ru）、鉬（Mo）等低電阻金屬作為無阻障層導線的研究與開發正在進行中。
相關設備方面，主要供應商為：阻障金屬與晶種層形成有應用材料（Endura PVD），電鍍銅有科林研發（Sabre 系列）與應用材料（Raider 系列），銅 CMP 研磨有應用材料（Reflexion）與荏原製作所。與低介電常數（Low-k）絕緣膜的組合（Cu/Low-k 導線）是先進邏輯的標準架構。