深反應離子蝕刻（DRIE：Deep Reactive Ion Etching）是以高深寬比（深度/寬度比在10以上）精密蝕刻矽及其他材料的進階乾式蝕刻技術，特點是能在保持垂直性（近乎垂直的側壁）的同時形成深結構。廣泛應用於MEMS元件製造、TSV（矽穿孔）形成、3D NAND堆疊結構的通道孔形成等各種半導體製造步驟。
DRIE的代表性手法是Bosch（博世）製程，透過交替重複蝕刻步驟與鈍化步驟，實現接近垂直的側壁。蝕刻使用SF₆電漿，鈍化使用C₄F₈電漿，各以數秒為週期切換。此方法會在側壁形成扇貝紋（scallop，扇貝狀凹凸），但可藉由最佳化製程條件將表面粗糙度降到最低。
DRIE是3D NAND快閃記憶體製造的核心技術。在超過256層的堆疊結構中，必須以奈米精度形成深寬比50～80以上的深孔，科林研發的「Sense.i」系列與東京威力科創（TEL）的「Vigus」蝕刻系統可因應此需求。
用於TSV（矽穿孔）的DRIE，要求在整片晶圓上均勻形成直徑5～10μm、深度50～100μm的高深寬比通孔。在HBM這類記憶體堆疊中，TSV負責電源/訊號的垂直連接，DRIE的性能直接影響HBM的電氣特性。
在次世代課題方面，針對3D NAND堆疊層數增加（512層以上）的超高深寬比蝕刻（AR100以上），以及與2nm以後邏輯GAA結構形成所需之原子層蝕刻（ALE：Atomic Layer Etching）的結合，都在研究中。電漿均勻性的晶圓面內控制，以及提高選擇比（蝕刻對象材料與保留材料的去除速率比），是設備開發的核心主題。