選擇性蝕刻（Selective Etching）是在多種材料共存的表面上，僅選擇性去除特定材料、幾乎不蝕刻其他材料的高選擇比蝕刻技術總稱。在半導體製造中，廣泛用於薄膜圖案化、閘極結構形成、FinFET與3D NAND結構形成、通道開口（Inner Spacer形成）等許多重要步驟。
選擇比（Selectivity）定義為「目標材料的蝕刻速率 ÷ 欲保留材料的蝕刻速率」，先進製程有時要求100:1以上的超高選擇比。選擇性是透過精密控制電漿氣體組成、溫度、偏壓功率等製程條件來實現。濕式蝕刻（氫氟酸系、磷酸系等）有時也能展現高選擇比，以磷酸系選擇性去除氮化矽膜，廣泛用作STI形成的最後步驟。
在GAA（Gate-All-Around）電晶體製造中，選擇性蝕刻扮演特別重要的角色。從矽（Si）與矽鍺（SiGe）交替堆疊而成的奈米片堆疊中，僅選擇性蝕刻去除SiGe，藉此「釋放」作為通道的Si奈米片，此步驟（Channel Release）是GAA形成的核心製程。
原子層蝕刻（ALE：Atomic Layer Etching）是選擇性蝕刻的終極形態，透過以1個原子層為單位反覆進行表面改質與選擇性去除，實現1Å以下精度的蝕刻控制。科林研發已將ALE以「可控的原子級精度蝕刻」產品化，並導入2nm以後的先進邏輯製造。
選擇性蝕刻今後的課題，包括建立對新材料（High-k、Low-k、2D材料等）的選擇性，以及在立體結構中精確區分運用等向性蝕刻與非等向性蝕刻。應用材料、科林研發、東京威力科創作為乾式蝕刻設備市場的三強，引領技術開發。