DTCO（Design-Technology Co-Optimization：設計與製程協同最佳化）是將半導體製程設計與晶片設計（EDA）同時、反覆進行最佳化的方法。過去是「製程開發→制定設計規則→晶片設計」的單向流程，但在 2nm 以後的先進節點，可製造性、效能、功耗、面積（PPAC）的限制錯綜複雜，若沒有製程與設計的協同，就無法得到最佳解。新思科技、益華電腦的技術平台與 ASML、Applied Materials 等設備企業正共同建構 DTCO 生態系。
DTCO 的具體應用例子之一是元件庫（cell library）最佳化。要縮小標準元件（邏輯閘的基本單位）的高度（cell 高度）（12T→9T→7.5T→6T），必須同時最佳化 Fin・奈米片的間距、接觸窗間隔與金屬導線寬度。DTCO 手法結合 EDA 虛擬設計（Virtual Fabrication）與製程模擬（Sentaurus Process・Victory Process），在試產前推估 PPAC 並確定設計規則。
與 STCO 的差異也很重要。STCO（System-Technology Co-Optimization）是將 DTCO 擴展到系統架構、小晶片切分與封裝技術的概念。在小晶片設計中，「哪個功能要放在哪個製程節點（邏輯 3nm＋I/O 22nm＋記憶體 HBM）」的判斷要用到 STCO，台積電 N2+CoWoS+HBM4 的組合最佳化就是 STCO 的典型例子。
DTCO 在 2nm 以後變得不可或缺的原因，在於 BEOL 微縮的極限。MOL（Middle of Line）與 BEOL 導線的電阻、電容已決定性地主導功率延遲積，因此導線層數、材料（Cu vs Ru・Mo）、阻障金屬厚度、層間介電層（Low-k）的 k 值，都必須一邊對照設計端的需求與製造端的能力一邊決定。在 DTCO 工具方面，Applied Materials、Lam Research、ASML 各自建置了將其設備特性參數輸入 EDA 的介面。
從市場角度來看，DTCO 帶動了新思科技（Fusion Compiler・PrimeSim）、益華電腦（Innovus・Spectre）等高附加價值 EDA 工具的需求擴大。先進晶圓代工用 DTCO 平台的年度授權費急速上升，預估新思科技與益華電腦的營收在 2025～2026年將各自成長到超過 100億美元的規模。DTCO 重要性的提升促使 EDA 工具市場走向高端化，也成為無晶圓廠設計公司設計成本增加的因素。