設備・材料企業職涯

次世代介面・互連

涵蓋高速 SerDes、矽光子、共同封裝光學（CPO）及晶片間互連標準等資料傳輸技術。隨著運算規模擴大，晶片之間與系統之間的頻寬及功耗成為瓶頸，互連技術的重要性持續提高。

比較文章（1 篇）

  • CXL與PCIe的差異（AI與HPC互連比較）
    CXL與PCIe最大的差異在於「是否具備快取一致性」。PCIe是通用的高速序列I/O匯流排，不支援快取一致性，與裝置間的同步由軟體負責。CXL則在PCIe實體層之上建構CXL.io…

用語解說（9 個）

  • CXL（Compute Express Link）
    CXL（Compute Express Link）是由英特爾主導制定、CXL Consortium 管理的開放標準高速互連規格，利用 PCIe 實體層，以一致的記憶體語意連接 CP…
  • PCIe（PCI Express）
    PCIe（PCI Express）是由PCI-SIG制定與管理的序列匯流排介面規格，用於個人電腦與伺服器上CPU、GPU、SSD、網路卡等高速裝置之間的通訊。
  • UCIe
    UCIe是在單一封裝內互連多顆由不同廠商、不同製程製造之小晶片（晶粒）的開放式業界標準介面規範。
  • HBM
    HBM（高頻寬記憶體）是把多顆 DRAM 晶片以矽穿孔（TSV）垂直堆疊的記憶體，介面寬度遠大於一般 DRAM，是 AI 加速器與高效能運算不可或缺的元件。
  • 矽光子（Silicon Photonics）
    矽光子是使用矽及相關材料，以與標準CMOS製程高度相容的製造技術製作光波導、調變器、光偵測器等光學元件，藉光訊號實現資料傳輸與處理的技術領域。
  • 共同封裝光學（CPO）
    共同封裝光學（CPO）是將交換器 ASIC、GPU／AI 加速器等電子晶片與光收發器整合於同一封裝內的技術，可將電訊號傳輸距離縮至最短，大幅降低功耗與訊號損失。
  • PLL（鎖相迴路）
    PLL（鎖相迴路）是產生與參考訊號相位一致之訊號的電路，可從數十MHz的石英參考時脈產生數GHz的時脈。由相位比較器・電荷幫浦・迴路濾波器・VCO・除頻器構成回授，用於CPU與So…
  • SerDes（串列器／解串列器）
    SerDes（串列器／解串列器）是將晶片內的並列資料轉換為1條高速串列訊號發送，並在接收端還原為並列資料的電路。它是PCIe・乙太網路・USB等實體層的核心，以等化器與CDR補償波…
  • 集膚效應
    集膚效應是指導體通入交流電時，頻率越高，電流越集中在表面附近，幾乎不流經中心部的現象。電流流動深度的參考值稱為集膚深度，銅在1GHz時只有約2μm。頻率越高電阻越大、訊號損耗也越大…

相關企業

相關主題

最後更新：2026年10月8日