SerDes（Serializer/Deserializer）是指將晶片內部的並列（parallel）資料轉換為1條高速串列（serial）訊號發送，並在接收端還原為原本並列資料的電路，為發送端串列器與接收端解串列器的合稱。相較於排列大量導線的並列傳輸，可在減少導線數量的同時，以每1條數十～超過200Gbps的高速傳送資料。
SerDes是PCI Express、乙太網路、USB、SATA、CXL等連接晶片與晶片、電路板與電路板之高速介面實體層（PHY）的核心。高速訊號在通過印刷電路板導線或纜線的過程中會衰減，波形變鈍並與相鄰位元混在一起。因此在發送端以強化訊號的FFE（前饋等化器），在接收端以CTLE（連續時間線性等化器）或DFE（判決回授等化器）修正波形，並以從接收資料取出時脈的CDR（時脈資料回復）對齊時序。在近期的112Gbps與224Gbps世代中，採用以1次訊號傳送2位元的PAM4方式，在接收端使用AD轉換器與數位訊號處理的架構也逐漸增加。
在生成式 AI用的資料中心中，GPU與交換器晶片與外部交換的資料量急速增加，SerDes的速度、數量與功耗已成為系統性能的瓶頸。晶片周圍可排列的SerDes數量有限，因此也搭配將光收發模組放在晶片近旁的共同封裝光學（Co-Packaged Optics，CPO），以及以短距離並列導線連接小晶片（Chiplet）之間的UCIe等技術。SerDes電路設計困難，除了由新思科技（Synopsys）、益華電腦（Cadence）等IP供應商以設計資產（IP）形式提供外，博通（Broadcom）與Marvell等也自行開發。