CMOS消費電力（αCV²f）計算ツール
要点
CMOS の動的電力は P = α·C·V²·f で、電圧の2乗に比例するため、電圧を20%下げるだけで動的電力は36%減ります。ただし電圧をしきい値に近づけると最大周波数が急激に落ち、処理時間が延びてリーク電力を長く払うことになります。微細化でリークが増え、周波数向上が止まってマルチコア化へ向かった背景もここにあります。
入力
合計消費電力6.82W
動的電力 αCV²f5.06W
短絡電力0.25W
リーク電力1.50W
リーク電力の割合22.0%
1サイクルあたりのエネルギー1.69nJ
電力密度6.8W/cm²
スイッチング容量はゲート容量と配線容量の合計です。ゲート数から見積もる場合は「ゲート数 × 1ゲートあたりの容量（先端ノードで約0.5〜1fF）」を目安にしてください。DVFS の計算では、リーク電流を電圧に比例するものとして簡略化しています。
電源電圧と消費電力（DVFS、周波数は電圧に応じて最大値を取る）
電圧を変えたときの周波数と電力
| VDD | 最大周波数 | 消費電力 | 周波数あたりの電力 |
|---|---|---|---|
| 0.450 V | 1.20 GHz | 1.30 W | 1088 mW/GHz |
| 0.525 V | 1.74 GHz | 2.25 W | 1291 mW/GHz |
| 0.600 V | 2.21 GHz | 3.47 W | 1568 mW/GHz |
| 0.675 V | 2.63 GHz | 4.99 W | 1897 mW/GHz |
| 0.750 V | 3.00 GHz | 6.82 W | 2272 mW/GHz |
| 0.825 V | 3.33 GHz | 8.96 W | 2689 mW/GHz |
| 0.900 V | 3.63 GHz | 11.43 W | 3146 mW/GHz |
電圧を下げるのが最も効く理由
CMOS回路は、トランジスタが切り替わるたびに負荷容量を充放電し、そのたびに CV² のエネルギーを消費します。動的電力は電圧の2乗に比例するため、電圧を20%下げるだけで動的電力は36%減ります。スマートフォンやサーバーのプロセッサは、負荷に応じて電圧と周波数を同時に下げるDVFSで電力を管理しています。
ただし電圧をしきい値に近づけると、トランジスタの駆動電流が減って最大周波数が急激に落ち、処理にかかる時間が延びるぶんリーク電力を長く払うことになります。微細化でしきい値を下げにくくなったこと（リーク電流の増大）が、2000年代半ばにクロック周波数の向上が止まり、マルチコア化へ向かった大きな理由です。