2.5D封裝是將多顆半導體晶粒，不採取在1片基板上垂直堆疊（3D）的方式，而是並排搭載於矽中介層或RDL（重布線層）橋接等中間層上，並以微細導線進行高密度連接的構裝方式。由於定位介於2D構裝（將晶粒直接排列在封裝載板上的傳統方式）與3D IC（垂直堆疊晶粒並以TSV貫穿連接的方式）之間，因此稱為「2.5D」。
代表例是台積電（TSMC）的CoWoS（Chip on Wafer on Substrate），將GPU晶粒與HBM（高頻寬記憶體）堆疊並排於矽中介層上，用於輝達（NVIDIA）H100、B200等AI加速器。英特爾（Intel）的EMIB（Embedded Multi-die Interconnect Bridge）則僅以埋入封裝載板中的小型矽橋接實現局部高密度連接，是成本更低的2.5D方式。
2.5D封裝的優點在於，無需像3D堆疊那樣處理貫穿導線（TSV）與薄化晶圓，就能將晶片間導線微縮至數μm間距，大幅提高晶片間頻寬。另一方面，中介層帶來的額外成本，以及大面積化所伴隨的翹曲（warpage）控制，則是技術課題。
結合2.5D與3D IC的混合架構（例如在中介層上搭載以3D堆疊的HBM）也很常見，在AI與HPC用先進封裝中兩種技術會併用。EV Group、SUSS MicroTec的晶圓接合設備，以及ASMPT、Besi的黏晶機等，構成2.5D／3D共通的製造基礎設施。