缺陷（defect）是半導體材料、晶圓、電路圖案中出現的、偏離原本應有狀態之情形的總稱。這是一個廣義的詞，涵蓋晶體原子排列的紊亂、附著在表面的異物、圖案的斷路或短路，乃至膜中的電性陷阱，並依其在哪個製程產生、尺寸多大、損及元件哪項特性來分類。
大致可分為材料本身內含的晶體缺陷，以及製造過程中帶入的製程缺陷。晶體缺陷包括原子1個位置的紊亂即點缺陷（空位、間隙原子）、呈線狀延伸的差排、面狀的堆疊缺陷與雙晶，以及具有體積的析出物與空洞。製程缺陷包括微粒（異物）、CMP 造成的刮傷、清洗後的水痕、蝕刻殘留物，以及曝光或蝕刻不良造成的圖案缺陷等。
並非所有缺陷都會導致不良。實際損及電路動作的缺陷稱為致命缺陷（killer defect）；同樣大小的異物，落在導線之間會造成短路，落在沒有圖案的區域則無害。缺陷可能引發不良的區域面積稱為關鍵面積（critical area），由缺陷密度與關鍵面積估算良率，是良率管理的基本。
缺陷的偵測依對象使用不同手段。晶圓表面的異物或圖案缺陷使用光學式或電子束式缺陷檢測設備；晶體缺陷則以選擇性蝕刻使其浮現的蝕刻坑觀察、X 光繞射形貌術（X-ray topography）、穿透式電子顯微鏡（TEM）等進行調查。膜中或介面的電性缺陷，則以漏電流與電容量測、少數載子生命期量測等電性評估來掌握。
微縮越進展，可容許的缺陷尺寸就越小。在閘極絕緣層只有數 nm 的世代，數十 nm 的晶體來源空洞就會導致絕緣不良；在線寬數 nm～數十 nm 的導線中，即使是比線寬更小的異物也可能造成短路。降低缺陷是橫跨材料、設備、製程所有面向的課題，直接左右晶圓廠的良率。