導入 EUV 的 DRAM（EUV DRAM）是在 DRAM 製程中導入 EUV（極紫外光）曝光技術的次世代 DRAM。DRAM 的微縮長年以 ArF 浸潤式（ArFi）曝光搭配多重圖案化來進行，但在 1x nm 以後的微縮中，工程數、成本與尺寸精度都出現極限。導入 EUV 曝光可減少多重圖案化工程，同時達成更微細的圖形形成、降低成本與提升良率。
以下是 DRAM 微縮的世代與各世代 EUV 導入狀況。1x nm（20～17nm）：僅用 ArFi。1y nm（17～15nm）：三星、SK 海力士開始在核心單元導入單層 EUV。1z nm（15～13nm）：EUV 適用層擴大到 2～3 層，各家全面轉換。1α nm（13～12nm）：三星 1α（EUV 超過 5 層）、SK 海力士 1α、美光 1α 量產中。1β nm（12～10nm）：以多層 EUV（10 層左右）全員量產中（2024～2025年）。1γ nm（10nm 以下）：各家預定 2025～2026年開始量產，也考慮導入 High-NA EUV。
各家策略的差異造就了競爭優勢。三星在 1α nm 世界第一個開始 EUV DRAM 量產而領先，但面臨良率問題，正致力恢復。SK 海力士將 EUV DRAM 優先供應 HBM 用途（HBM3E・HBM4），在 AI 記憶體領域確保溢價收益。美光導入 EUV 的時程比三星晚，以優先最佳化製造成本，並考慮在 1γ nm 運用 High-NA EUV。
EUV DRAM 製造的技術課題相當獨特。DRAM 與邏輯不同，具有高深寬比的電容結構（單元電容深度 3～5μm），EUV 曝光的適用層有限（主要是主動區、閘極、接觸窗層）。隨著 DRAM 單元縮小，位元單元面積（6F²）越來越難以維持，因此也同步研究轉向 4F² 結構或埋入式位元線（Buried Bit Line：BBL）結構。
EUV DRAM 作為 ASML EUV 設備需求在 DRAM 端的驅動力，將於 2026～2028年大幅擴大。各家為迎接 1γ nm 世代大量訂購 EUV 曝光機，DRAM 廠商在 ASML 未交貨訂單中的比重正在上升。High-NA EUV 應用於 DRAM 預料比邏輯晚數年（2027～2028年以後），但美光正率先評估，這已成為左右 DRAM 微縮競爭未來的重要技術。