空乏層幅・内蔵電位・接合容量 計算ツール
要点
階段接合の空乏層幅は W = √(2ε(Vbi + VR)/q × (NA+ND)/(NA·ND)) で、濃度の低い側へ大きく広がり、逆バイアスの平方根に比例して広がります。接合容量は Cj = ε/W で、逆バイアスを上げると小さくなります。シリコンの p⁺n 接合で n側が 10¹⁶ cm⁻³ なら、内蔵電位は約0.8V、ゼロバイアスの空乏層幅は約0.3µm です。
入力
空乏層幅 W0.3299µm
内蔵電位 Vbi0.8334V
n側への広がり xn / p側への広がり xp0.327 / 3.27×10⁻³µm
最大電界 Emax50,500V/cm
単位面積あたりの接合容量 Cj31.4nF/cm²
接合容量（面積 1 mm²）314pF
真性キャリア濃度 ni（この温度）1.00×10¹⁰cm⁻³
完全イオン化・階段接合・空乏近似による計算です。拡散で作った傾斜接合では、W は電圧の1/3乗に比例し、この値よりやや広くなります。
逆バイアスと空乏層幅・接合容量
p⁺n 接合の早見表（NA = 1×10¹⁹ cm⁻³）
| ND（cm⁻³） | Vbi（V） | W（0V, µm） | W（10V, µm） | Cj（10V, nF/cm²） |
|---|---|---|---|---|
| 1.0×10¹⁴ | 0.774 | 3.163 | 11.804 | 0.878 |
| 1.0×10¹⁵ | 0.833 | 1.038 | 3.743 | 2.77 |
| 1.0×10¹⁶ | 0.893 | 0.340 | 1.187 | 8.72 |
| 1.0×10¹⁷ | 0.952 | 0.112 | 0.378 | 27.4 |
| 1.0×10¹⁸ | 1.012 | 0.038 | 0.125 | 82.8 |
空乏層が広がる側
pn接合の両側で空乏化した電荷量は等しい（NA·xp = ND·xn）ため、空乏層は濃度の低い側へ大きく広がります。p⁺n接合のように片側が高濃度なら、空乏層はほぼ全部がn側にでき、幅と容量は低濃度側の濃度だけで決まります。耐圧を持たせたいパワーデバイスのドリフト層を低濃度・厚膜にするのはこのためです。
逆バイアスを加えると空乏層は電圧の平方根に比例して広がり、接合容量は平方根に反比例して小さくなります。この性質を使ったのがバラクタ（可変容量ダイオード）で、逆に1/C²を電圧に対してプロットすると傾きから低濃度側のドーピング濃度を求められます（C-V法によるドーピングプロファイル測定）。