氣隙介電層（Air Gap Dielectric）是以「空氣（Air）」取代固態低介電常數（Low-k）材料，作為金屬導線間絕緣材料的技術。空氣的相對介電常數k＝1.0，比任何固體材料都低，因此能最大限度降低導線間的寄生電容，減少訊號延遲與動態功耗。
隨著導線微縮，相鄰金屬導線間的電容耦合（串擾電容）增加，導致訊號速度下降與功耗增加。在連Low-k材料（SiOC系，k≒2.5～3.0）與Ultra Low-k材料（多孔質SiOCH，k≒2.0～2.4）都難以應付的先進節點，導入氣隙（k＝1.0）作為降低寄生電容的終極手段而受到矚目。
製造方法主要分為「減成法（subtractive）」與「鑲嵌法（damascene）」。減成法是在金屬導線圖案化後，於導線間填入犧牲絕緣膜，以選擇性蝕刻僅去除犧牲材料形成間隙，再以覆蓋膜封住上方。鑲嵌法則是在溝槽中填入銅（Cu）後，選擇性去除相鄰溝槽間的絕緣材料以形成氣隙。兩者的關鍵都在於高選擇比的蝕刻製程。
自IBM於2007年在45nm節點試製氣隙以來，英特爾在自家10nm製程（SuperFin世代）的部分導線層採用了氣隙，台積電與其他晶圓代工廠也在先進節點逐步導入。先進節點（3nm以後）的導線間距將小於20nm，氣隙正逐漸成為不可或缺的技術。
形成氣隙需要選擇性蝕刻（高選擇比去除犧牲材料）、以CVD/ALD精密形成封口膜，以及氣隙內部的檢測（TEM、SEM剖面觀察）等。材料方面則在評估採用旋塗介電材料（SOD）與犧牲有機膜（OPL）。據報告，採用氣隙的導線技術可降低20～30%的寄生電容，預期在AI用高速晶片的採用將加速。