IR 壓降是指電流（I）流經晶片內電源導線時，因導線電阻（R）使電壓下降的現象。離電源焊墊越遠的電晶體，實際接收到的電源電壓就越低於設計值。電源電壓下降會使電晶體驅動力降低、電路變慢，成為時序違規或誤動作的原因，因此在實體設計中，會將電源網路設計成使此電壓降落在容許範圍內。容許值的參考標準約為電源電壓的數%。
IR 壓降有 2 種觀點。（1）靜態 IR 壓降：以平均電流求出穩態下的電壓降，用於確認電源導線的粗細與數量是否足夠。（2）動態 IR 壓降：多數電路同時切換瞬間的電流峰值所造成的暫時性電壓下降，除了電源導線的電阻外，也受電感與去耦電容的影響。在先進節點中，動態 IR 壓降較容易成為問題。
對策主要是強化電源網路。手段包括：增加電源條帶的數量或寬度、將上層較厚的導線層分配給電源、增加電源焊墊或凸塊、在電路區塊附近放置去耦電容元件以建立局部電荷儲備等。不過，電源導線增加會減少訊號導線可用的資源，因此從平面規劃階段就要作為繞線資源的分配加以規劃。代表性分析工具有 Ansys RedHawk-SC（現屬 Synopsys）、Cadence Voltus。
IR 壓降隨微縮化而日益嚴峻。因為電源電壓降至 1V 以下，同時導線變細使電阻增加，晶片電流密度也上升。這個問題的根本對策之一是背面供電（BSPDN），在晶圓背面設置粗電源導線，大幅降低電源路徑的電阻。此外，電源導線電流密度過高也會因電遷移（electromigration）造成斷線，因此在 IR 壓降分析的同時也會進行可靠度驗證。