邏輯製程是什麼

邏輯製程是製造 CPU、GPU、FPGA、SoC 等運算與控制元件之半導體製程技術的總稱，設計上以高速電晶體切換、低功耗、高積集度為最優先。英特爾、台積電、三星等最先進的邏輯晶圓代工廠主導先進節點的開發競爭，是 FinFET→GAA 電晶體結構轉移、EUV 多重曝光、埋入式電源軌（BSPDN）等先進技術的主戰場。

重點整理

專為 CPU、GPU、SoC 製造，以高積集、高速、低功耗為優先的製程

電晶體結構由 FinFET（7nm～）→GAA 奈米片（3nm/2nm～）演進

以 EUV 微影與 MPT（多重圖案化）推動圖形微縮

台積電、三星、Intel Foundry 3 者競逐先進邏輯

預計導入 BSPDN（埋入式電源軌）、CFET 等 2nm 以後的創新架構

常見問題

邏輯製程與記憶體製程最大的差異是？

邏輯的特點是多樣的電晶體類型、導線層（12～15 層以上）與低功耗最佳化。記憶體則優先考量同一記憶胞的高密度重複與每 1 位元成本最小化，因此電晶體結構與製程流程根本不同。

邏輯製程中最重要的設備是？

EUV 掃描式曝光機（ASML）、ALD 設備（ASM International、科林研發）、原子層蝕刻機、CVD 設備、CMP 為主要設備。先進邏輯幾乎在所有製程都要求最先進的設備。

相關用語

CPU（中央處理器）是什麼→FPGA（現場可程式化邏輯閘陣列）是什麼→EDA（電子設計自動化）是什麼→IP 核心（矽智財）是什麼→PDK（製程設計套件）是什麼→平面規劃（Floorplan）是什麼→佈局繞線（P&R）是什麼→時脈樹合成（CTS）是什麼→STA（靜態時序分析）是什麼→寄生參數萃取（PEX）是什麼→IR 壓降是什麼→DRC（設計規則檢查）是什麼→LVS（佈局與電路圖比對）是什麼→形式驗證（等價性驗證）是什麼→GDSII（光罩資料格式）是什麼→投片（Tape-out）是什麼→

比較文章

延伸閱讀

製程的其他分類

2nm 製程是以台積電的 N2（預計 2025 年量產）、英特爾的 Intel 20A/18A、三星的 SF2 等為代表的次世代先進半導體製程。

3nm 製程是指依業界標準「製程節點」命名稱為 3nm 的先進半導體製造技術世代，實際電晶體閘極尺寸在 10nm 級，但在效能、密度、功耗效率方面較前一代（5nm）大幅改善。

5nm 製程是 2020 年前後開始量產的 FinFET 技術成熟世代，以台積電的 N5、三星的 EUV 5nm 為代表。

DRAM 製程是製造揮發性記憶體 DRAM（Dynamic Random Access Memory）的半導體製造技術。

GAA 製程（Gate-All-Around Process）是形成閘極電極完全包圍電晶體通道四周之結構（GAA：Gate-All-Around）的製程技術。

記憶體製程

記憶體製程是製造 DRAM、NAND Flash、NOR Flash 等記憶體元件之半導體製程技術的總稱。

Minimal Fab（迷你晶圓廠）

Minimal Fab（迷你晶圓廠）是使用直徑 0.5 英吋的迷你晶圓與局部潔淨化技術，不使用無塵室即可製造半導體、適合少量多樣的生產方式。

NAND Flash 製程是製造非揮發性記憶體 NAND Flash 的半導體技術。

所屬主題

製程節點・電晶體（主題）

查看設備廠商

在台灣設有據點的主要半導體設備廠商