IPコア（Intellectual Property Core：半導体IP）とは、再利用可能な設計済み回路ブロックの総称です。CPU・GPU・DSP・メモリコントローラ・インターフェース（USB・PCIe・DDR）など特定機能の回路をRTLまたはGDSII形式で提供し、ファブレス企業がSoC設計に組み込みます。ARM（CPU IP）・Synopsys（I/O・メモリIP）・Cadence（検証IP）が世界市場を主導しており、Appleの全iPhoneチップはARMアーキテクチャIPをベースに設計されています。
IPコアはソフトIP・ファームIP・ハードIPの3種類に分類されます。ソフトIPはRTLソースコードで提供され最も柔軟に設計に統合できます。ファームIPは論理合成後のネットリスト形式で提供されます。ハードIPは特定プロセスに最適化されたGDSIIレイアウトで提供され、最高の性能・面積効率を発揮します。先端ノード向けPHY（物理インターフェース）IPは1ライセンス数十億円にも達する高価値資産です。
RISC-Vの台頭がIPコア市場を変えています。RISC-V（リスクファイブ）はオープンソースの命令セットアーキテクチャ（ISA）で、ARMのようなライセンス料なしにカスタムCPUコアを設計できます。SiFive・Andes Technology・T-Headが主要RISC-V IPサプライヤーで、中国の国産チップ設計でも広く採用されています。AI推論アクセラレータにはRISC-V制御コアが多数組み込まれており、RISC-V IPの需要は年率30%以上で成長中です。
先端パッケージング時代のIPコアはUCIe（ユニバーサルチップレット接続規格）対応が必要になっています。チップレット設計では複数のダイにまたがってIPを分散配置するため、ダイ間インターフェース（Die-to-Die I/O）のIPがCoWoSやFoveros設計の重要要素となっています。Synopsys・Cadence・Arterisなどがチップレット向けNetwork-on-Chip（NoC）IPを提供し、設計の複雑性管理を支援しています。
IPコアのビジネスモデルはロイヤリティ収入が中心で、設計勝訴（Design win）のたびに出荷チップ数×単価のロイヤリティが発生します。ARMはスマートフォン・PC・AIサーバー向けCPU IPのロイヤリティで年間30億ドル超の売上を持ちます。IPコアの品質・信頼性・先端PDK対応スピードが採用を左右するため、EDAとの緊密な連携・TSMC先端プロセスへの早期対応がIPベンダーの競争力の核心です。
