EDA（Electronic Design Automation）は半導体チップの設計を自動化するソフトウェア群。RTL設計→論理合成→配置配線→検証→マスクデータ生成（GDS-II）の設計フロー、Synopsys・Cadence・Siemens EDAが市場9割を占める理由とAI-EDAの最新動向をわかりやすく解説。
EDA（Electronic Design Automation：電子設計自動化）とは、半導体チップの設計を自動化・効率化するためのソフトウェアツール群の総称です。回路設計（RTL）から論理合成・配置配線・検証・マスクデータ生成（GDS-II）までの一連の設計フローを支援します。世界EDA市場はSynopsys・Cadence・Siemens EDA（旧Mentor Graphics）の3社が90%以上を占め、先端ノード（3nm・2nm）での設計コストは数十億〜数百億円規模に達しています。
EDAの主要ツールカテゴリとその用途を整理します。（1）RTL設計・検証：SystemVerilog/UVMを使った機能検証（Cadence Xcelium・Synopsys VCS）。（2）論理合成：RTLをゲートレベル回路に変換（Synopsys Design Compiler・Cadence Genus）。（3）配置配線（P&R）：ゲートをチップ上に物理配置（Synopsys Fusion Compiler・Cadence Innovus）。（4）物理検証：DRC（設計ルールチェック）・LVS（回路照合）（Mentor Calibre）。（5）サインオフ：タイミング解析・電力解析（Synopsys PrimeTime・Cadence Tempus）。
先端ノードでEDAの重要性が増す背景にはDTCO（設計・技術協調最適化）の台頭があります。2nm/1.4nmではプロセスパラメータと設計制約が相互依存するため、装置メーカー（ASML・Applied Materials）・ファウンドリ（TSMC・Samsung）・EDAベンダーが連携してPDK（プロセス設計キット）を共同開発しています。Synopsys・CadenceはAIを活用した自動レイアウト生成（AI-driven EDA）にも注力しており、設計工数の大幅削減を目指しています。
AIチップ設計ラッシュがEDA需要を押し上げています。NVIDIA・AMD・Qualcomm・Appleなどのファブレス企業は先端ノードでの大規模SoC設計に毎年数百億円規模のEDAライセンス料を支払っています。またAmazon・Google・Microsoftなどのクラウド企業もカスタムAIチップ（Trainium・TPU・Maia）の設計でEDAを大量使用しており、EDA市場は年率10%超の成長が続いています。
EDAの将来はAI（生成AI・強化学習）による設計自動化の深化にあります。Synopsys DSO.aiやCadence CerebrusなどのAI駆動P&Rツールは従来手作業が必要だったレイアウト最適化を自動化し、設計期間を数週間短縮できると報告されています。SynopsysによるAnsys買収（2024年）はEDAとシミュレーションの統合を進め、チップ・パッケージ・基板を一体設計するSystem-Level Design環境の構築を目指しています。